-
-
公开(公告)号:CN110322914A
公开(公告)日:2019-10-11
申请号:CN201910148906.0
申请日:2019-02-28
Applicant: 英特尔公司
IPC: G11C13/00
Abstract: 大容量存储装置的实施例可以包括第一非易失性介质、与第一非易失性介质相比提供相对较大的写粒度的第二非易失性介质,以及通信地耦合到第一和第二非易失性介质的逻辑,所述逻辑用于基于来自操作系统的指示将访问请求指向第一非易失性介质和第二非易失性介质中的一个。主机计算装置的实施例可以包括处理器、通信地耦合到处理器的存储器,以及通信地耦合到处理器的逻辑,所述逻辑用于基于针对文件系统相关的访问请求的粒度大小来向大容量存储设备提供针对文件系统相关的访问请求的指示。公开并要求保护其他实施例。
-
公开(公告)号:CN116324729A
公开(公告)日:2023-06-23
申请号:CN202180065115.7
申请日:2021-10-15
Applicant: 英特尔公司
Inventor: J·尤尔斯基 , M·勒文 , A·K·斯里瓦斯塔瓦 , M·A·施努尔
IPC: G06F11/10
Abstract: 本文描述的实施例可以针对用于主节点和从节点之间的分组通信的装置、过程或技术。在实施例中,从节点将重复地向主节点传输分组序列中的包括校验和的封包,直到主节点指示从节点应该停止传输分组。主节点将接收封包的分组序列,并确定接收到的分组的校验和。主节点将继续从从节点接收分组,直到主节点识别出有效封包。如果主节点计算的分组的校验和与分组序列传输中包含的校验和不匹配,则主节点可以将随后接收到的分组的内容分别与重传给主节点的一个或多个分组的内容进行比较。可以描述和/或要求保护其他实施例。
-
公开(公告)号:CN109885253A
公开(公告)日:2019-06-14
申请号:CN201811307776.2
申请日:2018-11-05
Applicant: 英特尔公司
Abstract: 示例包括用于实现对存储设备中的两个或更多个存储器设备的写入事务的技术。在一些示例中,写入事务包括从在计算平台上执行的应用或操作系统到与计算平台耦合的存储设备的原子写入事务。对于这些示例,存储设备包括存储控制器,其用于接收用于写入第一数据和第二数据的原子多介质写入事务请求;同时且原子地使第一数据存储在第一存储器设备中并使第二数据存储在第二存储器设备中。
-
-
-