公开(公告)号：CN109933551B

公开(公告)日：2025-03-18

申请号：CN201811357786.7

申请日：2018-11-15

Applicant: 英特尔公司

Inventor： 朱振宇 ,  C·H·颜 ,  M·亨塞克

IPC: G06F13/38 ,  G06F13/40 ,  G06F13/42 ,  G06F13/16

Abstract: 可以经由串行通信接口在多个互连端子的第一互连端子处从存储器设备接收第一信号，该第一信号指示存储器设备包括NAND型存储器设备。可以确定是否已经在多个互连端子的第二互连端子处从存储器设备接收到指示NAND型存储器设备被初始化的第二信号。响应于确定已经从存储器设备接收到指示NAND型存储器设备被初始化的第二信号，可以在第二互连端子和第三互连端子处执行与NAND型存储器设备相关联的操作。

公开(公告)号：CN111858132A

公开(公告)日：2020-10-30

申请号：CN202010227173.2

申请日：2020-03-27

Applicant: 英特尔公司

Inventor： Z·朱 ,  W·A·小史蒂文斯 ,  M·T·克林勒史密斯 ,  M·亨塞克

IPC: G06F11/10

Abstract: 实施例涉及使用带内链路检测和/或校正位错误的装置、系统和方法。实施例包括串行总线控制器，该串行总线控制器可以耦合到带内串行外围接口SPI链路，以向从装置请求数据写入和后续的数据读取，并且响应于读取数据的请求，通过带内SPI链路接收位错误报告，并可选地校正位错误。实施例包括例如闪存装置的从装置，以通过带内SPI链路检测和报告的位错误，其中，闪存装置响应于写入和/或擦除数据的请求，计算或确定错误校正码ECC并存储相应的奇偶校验数据。在实施例中，在接收到后续的读取数据的请求之后，闪存装置访问所存储的奇偶校验数据以检查位错误的ECC，并且如果检测到位错误，则通过带内SPI链路报告检测到的位错误。可能描述和要求保护其他实施例。

公开(公告)号：CN111752873A

公开(公告)日：2020-10-09

申请号：CN202010111251.2

申请日：2020-02-24

Applicant: 英特尔公司

Inventor： Z·朱 ,  M·亨塞克 ,  K·R·瓦迪维鲁 ,  R·巴特 ,  K·P·福斯特 ,  R·巴斯卡尔 ,  A·K·斯里瓦斯塔瓦

IPC: G06F13/16 ,  G06F13/42

Abstract: 在一个实施例中，Flash共享控制器用于使得平台的多个组件能够共享Flash存储器。Flash共享控制器可以包括：Flash共享类层，包括配置控制器，用于：将多个组件配置为Flash主设备，并为Flash存储器配置Flash共享从设备；和物理层，耦合到Flash共享类层，用于经由总线与多个组件进行通信。描述并要求保护其他实施例。

公开(公告)号：CN109933551A

公开(公告)日：2019-06-25

申请号：CN201811357786.7

申请日：2018-11-15

Applicant: 英特尔公司

Inventor： 朱振宇 ,  C·H·颜 ,  M·亨塞克

IPC: G06F13/38 ,  G06F13/40 ,  G06F13/42 ,  G06F13/16

Abstract: 可以经由串行通信接口在多个互连端子的第一互连端子处从存储器设备接收第一信号，该第一信号指示存储器设备包括NAND型存储器设备。可以确定是否已经在多个互连端子的第二互连端子处从存储器设备接收到指示NAND型存储器设备被初始化的第二信号。响应于确定已经从存储器设备接收到指示NAND型存储器设备被初始化的第二信号，可以在第二互连端子和第三互连端子处执行与NAND型存储器设备相关联的操作。