公开(公告)号：CN106663000B

公开(公告)日：2019-12-03

申请号：CN201580045894.9

申请日：2015-08-31

Applicant: 英特尔公司

Inventor： H·P·安文 ,  G·奈格

IPC: G06F9/38 ,  G06F9/48

Abstract: 一方面的处理器包括用于解码异常处理程序返回指令的解码单元。该处理器还包括与解码单元耦合的异常处理程序返回执行单元。异常处理程序返回执行单元，响应于异常处理程序返回指令，如果对应于异常处理程序返回指令的异常是在NMI处理程序中被获得的，则不将处理器配置成启用将后续接收到的不可屏蔽中断(NMI)递送至NMI处理程序。异常处理程序返回执行单元，响应于异常处理程序返回指令，如果异常不是在NMI处理程序中被获得的，则将处理器配置成启用将后续接收到的NMI递送至NMI处理程序。公开了其他处理器、方法、系统以及指令。

公开(公告)号：CN104813278B

公开(公告)日：2019-01-01

申请号：CN201280077331.4

申请日：2012-12-27

Applicant: 英特尔公司

Inventor： N·L·库雷 ,  D·凯珀尔 ,  N·库马 ,  O·伦佩尔 ,  M·奈利 ,  N·尼尔拉坎塔姆 ,  H·P·安文 ,  S·温克尔

IPC: G06F9/06 ,  G06F9/30 ,  G06F15/76

CPC classification number: G06F9/45525

Abstract: 处理器核包括执行第一经转换的指令的处理器，所述第一经转换的指令是从存储在存储器的第一页面中的第一指令转换的。处理器还包括存储从存储器中的物理图谱(PhysMap)中读取的第一转换指示符的转换指示符代理(XTBA)。在一个实施例中，第一转换指示符将指出在转换第一指令之后是否修改第一页面。描述并要求保护其他实施例。

公开(公告)号：CN104813278A

公开(公告)日：2015-07-29

申请号：CN201280077331.4

申请日：2012-12-27

Applicant: 英特尔公司

Inventor： N·L·库雷 ,  D·凯珀尔 ,  N·库马 ,  O·伦佩尔 ,  M·奈利 ,  N·尼尔拉坎塔姆 ,  H·P·安文 ,  S·温克尔

IPC: G06F9/06 ,  G06F9/30 ,  G06F15/76

CPC classification number: G06F9/45525

Abstract: 处理器核包括执行第一经转换的指令的处理器，所述第一经转换的指令是从存储在存储器的第一页面中的第一指令转换的。处理器还包括存储从存储器中的物理图谱(PhysMap)中读取的第一转换指示符的转换指示符代理(XTBA)。在一个实施例中，第一转换指示符将指出在转换第一指令之后是否修改第一页面。描述并要求保护其他实施例。

公开(公告)号：CN113536293A

公开(公告)日：2021-10-22

申请号：CN202011458472.3

申请日：2020-12-11

Applicant: 英特尔公司

Inventor： V·尚伯格 ,  G·奈格 ,  D·K·古普塔 ,  H·P·安文

IPC: G06F21/52 ,  G06F21/56 ,  G06F9/30

Abstract: 本申请公开了用于高效地管理和处理影子栈的装置和方法。处理器的一个实施例包括：多个寄存器，用于存储多个影子栈指针(SSP)，每个SSP与不同事件优先级相关联；事件处理电路，用于响应于接收到与第一事件优先级等级相关联的第一事件，从多个寄存器中的第一寄存器选择多个SSP中的第一SSP，第一SSP能用于标识第一影子栈的顶部；验证和利用检查电路，用于确定第一SSP是否先前已经被验证，其中如果第一SSP先前还未被验证，则发起原子操作的集合以验证第一SSP并且确认第一SSP不在使用中，原子操作的集合使用锁定操作来锁定数据，直到原子操作的集合完成，并且其中如果第一SSP先前已经被验证，则重新验证第一SSP并且确认第一SSP不在使用中而无需使用锁定操作。

公开(公告)号：CN116917860A

公开(公告)日：2023-10-20

申请号：CN202280018493.4

申请日：2022-03-01

Applicant: 英特尔公司

Inventor： G·奈格 ,  H·P·安文 ,  V·尚伯格 ,  D·古普塔

IPC: G06F9/30

Abstract: 描述了用于灵活返回和事件递送的技术。作为示例，示例性装置包括：解码器电路，用于对单个指令进行解码，该单个指令包括用于操作码的字段；以及执行电路，用于根据操作码执行经解码的单个指令，以在保持处于最高特权级别的同时引起从事件处置程序的返回，并建立在事件递送之前生效的返回上下文。

公开(公告)号：CN116700789A

公开(公告)日：2023-09-05

申请号：CN202310139318.7

申请日：2023-02-20

Applicant: 英特尔公司

Inventor： G·尼格 ,  H·P·安文

IPC: G06F9/30

Abstract: 本申请公开了用于在执行期间要求栈切换的软件控制的标志。描述了用于灵活返回和事件递送的技术。具体而言，在一些示例中，如果事件栈级别大于当前栈级别，则事件递送引起栈切换，其中，新的栈级别始终是当前栈级别和事件栈级别中较大的一者。

公开(公告)号：CN106663000A

公开(公告)日：2017-05-10

申请号：CN201580045894.9

申请日：2015-08-31

Applicant: 英特尔公司

Inventor： H·P·安文 ,  G·奈格

IPC: G06F9/38 ,  G06F9/48

Abstract: 一方面的处理器包括用于解码异常处理程序返回指令的解码单元。该处理器还包括与解码单元耦合的异常处理程序返回执行单元。异常处理程序返回执行单元，响应于异常处理程序返回指令，如果对应于异常处理程序返回指令的异常是在NMI处理程序中被获得的，则不将处理器配置成启用将后续接收到的不可屏蔽中断(NMI)递送至NMI处理程序。异常处理程序返回执行单元，响应于异常处理程序返回指令，如果异常不是在NMI处理程序中被获得的，则将处理器配置成启用将后续接收到的NMI递送至NMI处理程序。公开了其他处理器、方法、系统以及指令。