-
公开(公告)号：CN106802788B
公开(公告)日：2019-11-08
申请号：CN201710074199.6
申请日：2012-03-30
Applicant: 英特尔公司
Abstract: 本发明涉及用于处理SHA‑2安全散列算法的方法和设备。一种处理器包括指令解码器，用于接收第一指令以处理安全散列算法2(SHA‑2)散列算法，第一指令具有与存储SHA‑2状态的第一存储位置相关联的第一操作数以及与存储多个消息和轮常数相关联的第二存储位置相关联的第二操作数。处理器还包括耦合到所述指令解码器的执行单元，用于对所述第一操作数指定的SHA‑2状态和所述第二操作数指定的多个消息和轮常数执行SHA‑2散列算法的一次或多次迭代。
-
公开(公告)号：CN104679478B
公开(公告)日：2019-03-15
申请号：CN201510098293.6
申请日：2010-12-15
Applicant: 英特尔公司
Abstract: 描述了用于执行指令的处理器。在一个实施例中，处理器包括多级的高速缓存，包括一级(L1)高速缓存；多个寄存器；指令预取单元,解码器，耦合到所述指令预取单元，被配置为用于解码所预取的包括移位和异或指令的指令；以及执行单元，耦合到所述解码器，被配置为用于响应于所述移位和异或指令，执行移位和异或操作，以及浮点单元，被配置为在浮点数据元上进行操作。
-
公开(公告)号：CN104699456B
公开(公告)日：2019-02-15
申请号：CN201410857443.2
申请日：2010-12-15
Applicant: 英特尔公司
Abstract: 一种用于在单个指令中执行移位和异或运算的方法和装置。描述了数据处理系统。在一个实施例中，数据处理系统包括：总线；显示控制单元；存储器接口；以及处理器，耦合到所述总线，处理器包括多级的高速缓存，包括一级(L1)高速缓存；多个寄存器；指令预取单元,解码器，耦合到所述指令预取单元，被配置为用于解码所预取的包括移位和异或指令的指令；以及执行单元，耦合到所述解码器，被配置为用于响应于所述移位和异或指令，执行移位和异或操作，以及浮点单元，被配置为在浮点数据元上进行操作。
-
公开(公告)号：CN104951702B
公开(公告)日：2018-11-09
申请号：CN201510096246.8
申请日：2015-03-04
Applicant: 英特尔公司
IPC: G06F21/60
Abstract: 描述了用于在处理器上执行散列函数的设备和方法。例如，处理器的一个实施例包括：寄存器组，包括其中将存储散列函数的状态变量的第一存储位置和第二存储位置；执行单元，用于执行所述散列函数，并最初指定所述第一存储位置，用于存储用于计算所述散列函数的轮次的第一组状态值，并最初指定第二存储位置，用于存储也用于计算所述散列函数的轮次的第二组状态值；以及，所述执行单元使用所述第一和第二组状态数据，执行多轮次的所述散列函数，其中，执行包括交换所述第一存储位置和第二存储位置的所述指定，以便所述第一存储位置被指定为存储用于第一组轮次的所述第一组状态值和用于第二组轮次的所述第二组状态值，其中所述第二存储位置被指定为存储用于所述第一组轮次的所述第二组状态值和用于所述第二组轮次的所述第一组状态值。
-
-
Patent Agency Ranking
公开(公告)号：CN105264490B
公开(公告)日：2018-07-24
申请号：CN201480031123.X
申请日：2014-06-13
Applicant: 英特尔公司
CPC classification number: H03M7/3086 , G06F9/30145 , G06F9/30178
Abstract: 描述了一种处理器，该处理器包括具有指令获取单元以获取和解码指令的指令执行流水线。该处理器还具有用于执行指令的执行单元。该执行单元具有状态机和内容可寻址存储器(CAM)电路。状态机将接收指向DEFLATE编码信息流的指针，获取DEFLATE编码的信息的部分，并将DEFLATE编码信息的该部分应用到CAM，以获得解码的DEFLATE信息。
-
公开(公告)号：CN104509026B
公开(公告)日：2018-04-24
申请号：CN201280072066.0
申请日：2012-03-30
Applicant: 英特尔公司
IPC: H04L9/28
CPC classification number: G06F9/3016 , G06F9/30007 , G06F9/30036 , G06F9/30058 , G06F9/30098 , G06F9/30145 , G06F9/3802 , G06F9/384 , G06F12/0875 , G06F12/0897 , G06F12/1027 , G06F15/8007 , G06F21/602 , G06F2212/452 , G06F2212/68 , H04L9/0643 , H04L9/3239 , H04L2209/125
Abstract: 一种处理器包括指令解码器，用于接收第一指令以处理安全散列算法2(SHA‑2)散列算法，第一指令具有与存储SHA‑2状态的第一存储位置相关联的第一操作数以及与存储多个消息和轮常数相关联的第二存储位置相关联的第二操作数。处理器还包括耦合到所述指令解码器的执行单元，用于对所述第一操作数指定的SHA‑2状态和所述第二操作数指定的多个消息和轮常数执行SHA‑2散列算法的一次或多次迭代。
-
公开(公告)号：CN107368286A
公开(公告)日：2017-11-21
申请号：CN201710330038.9
申请日：2011-12-19
Applicant: 英特尔公司
Abstract: 本申请公开了用于多精度算术的SIMD整数乘法累加指令。乘法和累加(MAC)指令允许无符号的整数乘法的高效执行。MAC指令指示第一向量寄存器作为第一操作数、第二向量寄存器作为第二操作数和第三向量寄存器作为目的地。第一向量寄存器存储第一因数，且第二向量寄存器存储部分和。执行MAC指令以将第一因数与隐含的第二因数相乘以生成乘积，并且将部分和与乘积相加以生成结果。第一因数、隐含的第二因数以及部分和具有相同的数据宽度，且乘积具有两倍的数据宽度。将结果的最高有效半部分存储在第三向量寄存器中，且将结果的最低有效半部分存储在第二向量寄存器中。
-
公开(公告)号：CN104012031B
公开(公告)日：2017-07-21
申请号：CN201180075719.6
申请日：2011-12-22
Applicant: 英特尔公司
CPC classification number: G06F21/64 , H04L9/0643 , H04L2209/12
Abstract: 描述了一种方法。该方法包括执行一个或多个JH_SBOX_L指令以在JH状态上执行S‑Box映射和线性(L)变换，且一旦已经执行了S‑Box映射和L变换就执行一个或多个JH_Permute指令来在JH状态上执行置换函数。
-
公开(公告)号：CN102103486B
公开(公告)日：2016-03-30
申请号：CN201010618037.2
申请日：2010-12-21
Applicant: 英特尔公司
Inventor： V·戈帕尔 , J·D·吉尔福德 , G·M·沃尔里齐 , W·K·费格哈利 , E·奥兹图科 , M·G·迪克森 , S·P·米莱克斯 , B·L·托尔 , M·洛克西金 , M·C·戴维斯 , A·法希
CPC classification number: G06F9/3001 , G06F9/30094
Abstract: 一个方面中的方法可包括接收加法指令。加法指令可指示第一源操作数、第二源操作数和第三源操作数。可存储第一、第二和第三源操作数的总和作为该加法指令的结果。该总和可部分地存储在由加法指令指示的目标操作数中以及部分地存储在多个标志中。还公开了其他方法，和装置、系统以及机器可读介质上的指令。
-
-
-
-
-
-
-
-
-
Search Results
90
records
(took 0.046 seconds)
