公开(公告)号：CN116893894A

公开(公告)日：2023-10-17

申请号：CN202310202498.9

申请日：2023-03-02

Applicant: 英特尔公司

Inventor： S·斯里纳斯 ,  J·皮尔斯 ,  D·B·谢菲尔德 ,  C-K·梁 ,  J·库克

IPC: G06F9/50

Abstract: 本申请公开了同步微线程化。描述了用于使用软屏障提示的技术。示例包括一种同步微线程(SyMT)协处理器，该SyMT协处理器耦合至逻辑处理器，以执行在执行进入SyMT模式的指令时执行多个微线程，其中每个微线程具有独立的寄存器状态，其中，SyMT协处理器进一步用于支持代码中的软屏障提示指令，该软屏障提示指令在由微线程处理时用于：至少部分地基于具有至少一个条目的数据结构来暂停要被重新开始的微线程的执行,该条目包括软屏障提示指令的指令指针以及在该指令指针处已遇到软屏障提示指令的微线程的计数。

公开(公告)号：CN114327620A

公开(公告)日：2022-04-12

申请号：CN202110997179.2

申请日：2021-08-27

Applicant: 英特尔公司

Inventor： G·克里索斯 ,  B·纳拉亚那赛蒂 ,  J·科巴尔 ,  C-K·梁 ,  C·阿肖克 ,  F·曾

IPC: G06F9/22 ,  G06F9/28

Abstract: 描述了关于具有数据流执行电路的可配置加速器的系统、方法和装置。在一个实施例中，硬件加速器包括多个数据流执行电路、交叉依赖性网络和存储器执行接口，每个数据流执行电路都包括：寄存器堆、多个执行电路、以及图站电路，图站电路包括多个数据流操作条目，每个数据流操作条目都包括指示用于数据流操作的输入操作数何时在寄存器堆中可用的相应“就绪”字段，并且图站电路用于：当第一数据流条目的操作数可用时，选择该第一数据流操作条目用于执行；以及当执行的结果被存储在寄存器堆中时，清除第一数据流操作条目中的输入操作数的“就绪”字段；交叉依赖性网络耦合在多个数据流执行电路之间，用于根据第二数据流操作条目在多个数据流执行电路之间发送数据；存储器执行接口耦合在多个数据流执行电路与高速缓存区块之间，用于根据第三数据流操作条目在多个数据流执行电路与高速缓存区块之间发送数据。