-
Patent Agency Ranking
公开(公告)号：CN102625934B
公开(公告)日：2015-06-17
申请号：CN200980154460.7
申请日：2009-11-05
Applicant: 英特尔公司
IPC: G06F15/167 , G06F9/46 , G06F13/14
CPC classification number: G06F9/544 , G06F12/0815 , G06F12/084 , G06F12/1009 , G06F12/1063 , G06F12/1072 , G06F12/1081 , G06F12/109 , G06F2212/161 , G06F2212/622 , G06F2212/656 , G06F2212/657 , G06F2212/682 , G06T1/20 , G06T1/60
Abstract: 本发明的多个实施例提供了用于CPU-GPU平台的编程模型。特别是，本发明的多个实施例提供用于集成和分离设备的统一编程模型。该模型也可以统一地对多个GPU卡和混合GPU系统(分离的和集成的)工作。这允许软件销售商编写单个应用堆栈并使其面向所有不同的平台。此外，本发明的实施例提供了在CPU和GPU之间的共享存储器模型。代替了共享整个虚拟地址空间，仅仅虚拟地址空间的一部分需要被共享。这允许在分离的和集成的设置中的高效实施。
-
公开(公告)号：CN104298621A
公开(公告)日：2015-01-21
申请号：CN201410562398.8
申请日：2009-11-05
Applicant: 英特尔公司
IPC: G06F12/10
CPC classification number: G06F9/544 , G06F12/0815 , G06F12/084 , G06F12/1009 , G06F12/1063 , G06F12/1072 , G06F12/1081 , G06F12/109 , G06F2212/161 , G06F2212/622 , G06F2212/656 , G06F2212/657 , G06F2212/682 , G06T1/20 , G06T1/60
Abstract: 本发明的多个实施例提供了用于CPU-GPU平台的编程模型。特别是，本发明的多个实施例提供用于集成和分离设备的统一编程模型。该模型也可以统一地对多个GPU卡和混合GPU系统(分离的和集成的)工作。这允许软件销售商编写单个应用堆栈并使其面向所有不同的平台。此外，本发明的实施例提供了在CPU和GPU之间的共享存储器模型。代替了共享整个虚拟地址空间，仅仅虚拟地址空间的一部分需要被共享。这允许在分离的和集成的设置中的高效实施。
-
公开(公告)号：CN104298621B
公开(公告)日：2017-09-12
申请号：CN201410562398.8
申请日：2009-11-05
Applicant: 英特尔公司
IPC: G06F12/1072 , G06F12/1081 , G06F12/109
CPC classification number: G06F9/544 , G06F12/0815 , G06F12/084 , G06F12/1009 , G06F12/1063 , G06F12/1072 , G06F12/1081 , G06F12/109 , G06F2212/161 , G06F2212/622 , G06F2212/656 , G06F2212/657 , G06F2212/682 , G06T1/20 , G06T1/60
Abstract: 本发明的多个实施例提供了用于CPU‑GPU平台的编程模型。特别是，本发明的多个实施例提供用于集成和分离设备的统一编程模型。该模型也可以统一地对多个GPU卡和混合GPU系统(分离的和集成的)工作。这允许软件销售商编写单个应用堆栈并使其面向所有不同的平台。此外，本发明的实施例提供了在CPU和GPU之间的共享存储器模型。代替了共享整个虚拟地址空间，仅仅虚拟地址空间的一部分需要被共享。这允许在分离的和集成的设置中的高效实施。
-
公开(公告)号：CN106575284A
公开(公告)日：2017-04-19
申请号：CN201480081444.0
申请日：2014-09-25
Applicant: 英特尔公司
IPC: G06F15/167
CPC classification number: G06F12/0842 , G06F11/36 , G06F11/3632 , G06F12/0831 , G06F12/0833 , G06F12/0875 , G06F2212/1016 , G06F2212/1032 , G06F2212/452 , G06F2212/621
Abstract: 处理设备包括与存储器耦合的处理核，以执行包括被标识为正被监测的代码段的任务；以及内核记录器，其经由核接口与处理核耦合。该内核记录器包括第一过滤器电路，响应于确定出所述正在执行的任务进入所述代码段，将内核记录器设定成第一模式，在第一模式下，内核记录器将所述代码段所访问的多个存储器地址记录在第一记录中，以及响应于确定出所述任务的执行退出代码段，将内核记录器设定成第二模式，在第二模式下，内核记录器检测到对在第一记录中所记录的存储器地址的写操作，并且将存储器地址记录在第二记录中。
-
公开(公告)号：CN102625934A
公开(公告)日：2012-08-01
申请号：CN200980154460.7
申请日：2009-11-05
Applicant: 英特尔公司
IPC: G06F15/167 , G06F9/46 , G06F13/14
CPC classification number: G06F9/544 , G06F12/0815 , G06F12/084 , G06F12/1009 , G06F12/1063 , G06F12/1072 , G06F12/1081 , G06F12/109 , G06F2212/161 , G06F2212/622 , G06F2212/656 , G06F2212/657 , G06F2212/682 , G06T1/20 , G06T1/60
Abstract: 本发明的多个实施例提供了用于CPU-GPU平台的编程模型。特别是，本发明的多个实施例提供用于集成和分离设备的统一编程模型。该模型也可以统一地对多个GPU卡和混合GPU系统(分离的和集成的)工作。这允许软件销售商编写单个应用堆栈并使其面向所有不同的平台。此外，本发明的实施例提供了在CPU和GPU之间的共享存储器模型。代替了共享整个虚拟地址空间，仅仅虚拟地址空间的一部分需要被共享。这允许在分离的和集成的设置中的高效实施。
-
-
-
-
Search Results
5
records
(took 0.017 seconds)
