公开(公告)号：CN105813139A

公开(公告)日：2016-07-27

申请号：CN201410841034.3

申请日：2014-12-30

Applicant: 苏州简约纳电子有限公司

Inventor： 冯海强 ,  梁敏 ,  潘玉峰 ,  张建立 ,  徐浩 ,  杨鹏

IPC: H04W28/14

Abstract: 本发明涉及LTE系统中上行多个数据承载的数据缓存区域的动态管理系统及方法，通过预先配置将一IP数据缓存空间划分成若干连续的存储单元，根据数据无线承载的QCI等级，在所配置的IP数据缓存空间中为所述数据无线承载分配相应大小的IP数据缓存区域。本发明通过根据实际所需创建的数据无线承载的默认长度，动态划分数据无线承载所需的IP数据缓存区域，当删除数据无线承载时，会相应地释放该数据无线承载所占用的IP数据缓存区域，并能根据系统的实际运行情况，动态地调整当前正在使用的数据无线承载所占用的IP数据缓存区域，从而大幅减少LTE系统出现数据丢包的现象，优化缓存空间配置及缓存利用率。

公开(公告)号：CN102984166A

公开(公告)日：2013-03-20

申请号：CN201210524234.7

申请日：2012-12-07

Applicant: 苏州简约纳电子有限公司

Inventor： 梁敏 ,  林晗 ,  陆栋 ,  于洲 ,  冯海强 ,  潘玉峰 ,  张建立 ,  杨鹏 ,  范小岗

IPC: H04L29/06 ,  H04L29/12

Abstract: 本发明涉及一种IP数据包过滤器，包括：DMA引擎，用于对通过以太网接收的IP数据包的描述信息进行解析，根据解析后的描述信息从外部存储器中读取IP数据包并将其传送给过滤器引擎；过滤器引擎，用于根据预先配置的过滤规则和过滤参数对读取的IP数据包进行过滤，并且将过滤后的IP数据包传送到DMA引擎；所述DMA引擎还用于将过滤后的IP数据包写入所述外部存储器。本发明通过DMA引擎、过滤器引擎和存储器来处理IP数据包的过滤，CPU只需配置过滤器而不参与数据计算，提升了吞吐量和读取速度、提高了过滤速率和效率，极大降低了对CPU资源的占用。

公开(公告)号：CN105813139B

公开(公告)日：2019-03-15

申请号：CN201410841034.3

申请日：2014-12-30

Applicant: 苏州简约纳电子有限公司

Inventor： 冯海强 ,  梁敏 ,  潘玉峰 ,  张建立 ,  徐浩 ,  杨鹏

IPC: H04W28/14

Abstract: 本发明涉及LTE系统中上行多个数据承载的数据缓存区域的动态管理系统及方法，通过预先配置将一IP数据缓存空间划分成若干连续的存储单元，根据数据无线承载的QCI等级，在所配置的IP数据缓存空间中为所述数据无线承载分配相应大小的IP数据缓存区域。本发明通过根据实际所需创建的数据无线承载的默认长度，动态划分数据无线承载所需的IP数据缓存区域，当删除数据无线承载时，会相应地释放该数据无线承载所占用的IP数据缓存区域，并能根据系统的实际运行情况，动态地调整当前正在使用的数据无线承载所占用的IP数据缓存区域，从而大幅减少LTE系统出现数据丢包的现象，优化缓存空间配置及缓存利用率。

公开(公告)号：CN103777918B

公开(公告)日：2018-06-26

申请号：CN201210396425.X

申请日：2012-10-18

Applicant: 苏州简约纳电子有限公司

Inventor： 陆栋 ,  范小岗 ,  杨鹏 ,  冯海强

IPC: G06F5/06 ,  G06F9/48

Abstract: 本发明涉及一种硬件加速器，该硬件加速器包括：数据收发接口，用于接收或发送数据；算法处理单元，与所述数据收发接口连接，用于实现数据的加解密和完整性保护；DMA请求/响应单元，用于向DMA发送数据的接收或发送请求。本发明通过系统DMA参与数据的加解密和完整性保护，提高了数据处理效率，并通过算法处理单元实现了数据加解密和完整性保护流水化处理，进一步提高了硬件加速器的处理效率。

公开(公告)号：CN103777918A

公开(公告)日：2014-05-07

申请号：CN201210396425.X

申请日：2012-10-18

Applicant: 苏州简约纳电子有限公司

Inventor： 陆栋 ,  范小岗 ,  杨鹏 ,  冯海强

IPC: G06F5/06 ,  G06F9/48

Abstract: 本发明涉及一种硬件加速器，该硬件加速器包括：数据收发接口，用于接收或发送数据；算法处理单元，与所述数据收发接口连接，用于实现数据的加解密和完整性保护；DMA请求/响应单元，用于向DMA发送数据的接收或发送请求。本发明通过系统DMA参与数据的加解密和完整性保护，提高了数据处理效率，并通过算法处理单元实现了数据加解密和完整性保护流水化处理，进一步提高了硬件加速器的处理效率。

公开(公告)号：CN102984166B

公开(公告)日：2015-10-07

申请号：CN201210524234.7

申请日：2012-12-07

Applicant: 苏州简约纳电子有限公司

Inventor： 梁敏 ,  林晗 ,  陆栋 ,  于洲 ,  冯海强 ,  潘玉峰 ,  张建立 ,  杨鹏 ,  范小岗

IPC: H04L29/06 ,  H04L29/12

Abstract: 本发明涉及一种IP数据包过滤器，包括：DMA引擎，用于对通过以太网接收的IP数据包的描述信息进行解析，根据解析后的描述信息从外部存储器中读取IP数据包并将其传送给过滤器引擎；过滤器引擎，用于根据预先配置的过滤规则和过滤参数对读取的IP数据包进行过滤，并且将过滤后的IP数据包传送到DMA引擎；所述DMA引擎还用于将过滤后的IP数据包写入所述外部存储器。本发明通过DMA引擎、过滤器引擎和存储器来处理IP数据包的过滤，CPU只需配置过滤器而不参与数据计算，提升了吞吐量和读取速度、提高了过滤速率和效率，极大降低了对CPU资源的占用。