用于SerDes发射端的多相位时钟校准方法和装置

    公开(公告)号:CN119921891A

    公开(公告)日:2025-05-02

    申请号:CN202510416767.0

    申请日:2025-04-02

    Abstract: 根据本公开的实施例,提供了一种用于SerDes发射端的多相位时钟校准装置和方法。该装置包括复制的输出驱动级,其用于生成与输出驱动级的输出信号成比例的复制信号;滤波器,其连接至所述复制的输出驱动级的输出端;模数转换器,其接收所述滤波器输出的滤波后的模拟信号,将滤波后的模拟信号转换为数字信号;相位误差检测单元,其计算相邻输出信号之间的自相关函数,并根据自相关函数的比较结果生成相位调节信号;时钟相位调整单元,其根据相位调节信号调整多相位时钟信号的相位,所述多相位时钟信号用于驱动SerDes发射端的多路复用器以对并行数字信息进行串行化。本公开的实施例通过对多相位时钟信号的调节可以确保SerDes发射端输出信号的准确性。

    高速均衡器及使用该高速均衡器的串行器/解串器接收机

    公开(公告)号:CN119254584B

    公开(公告)日:2025-02-14

    申请号:CN202411772134.5

    申请日:2024-12-04

    Abstract: 本公开的实施例提供了一种高速均衡器和使用该均衡器的串行器/解串器接收机。高速均衡器包括至少两级均衡电路,第一级均衡电路输出第一差分电压输出信号,第一级均衡电路包括第一晶体管和第二晶体管,第一晶体管的一端连接第一建峰电路,第二晶体管的一端连接第二建峰电路;该至少两级均衡电路中的第二级均衡电路输出第二差分电压输出信号,第二级均衡电路包括第三晶体管和第四晶体管,第三晶体管的一端连接第三建峰电路,第四晶体管的一端连接第四建峰电路,第一建峰电路与第三建峰电路中的电感耦合,第二建峰电路与第四建峰电路中的电感耦合。本公开的高速均衡器可以在不降低电路带宽的情况下增加电路增益。

    高速均衡器及使用该高速均衡器的串行器/解串器接收机

    公开(公告)号:CN119254584A

    公开(公告)日:2025-01-03

    申请号:CN202411772134.5

    申请日:2024-12-04

    Abstract: 本公开的实施例提供了一种高速均衡器和使用该均衡器的串行器/解串器接收机。高速均衡器包括至少两级均衡电路,第一级均衡电路输出第一差分电压输出信号,第一级均衡电路包括第一晶体管和第二晶体管,第一晶体管的一端连接第一建峰电路,第二晶体管的一端连接第二建峰电路;该至少两级均衡电路中的第二级均衡电路输出第二差分电压输出信号,第二级均衡电路包括第三晶体管和第四晶体管,第三晶体管的一端连接第三建峰电路,第四晶体管的一端连接第四建峰电路,第一建峰电路与第三建峰电路中的电感耦合,第二建峰电路与第四建峰电路中的电感耦合。本公开的高速均衡器可以在不降低电路带宽的情况下增加电路增益。

    用于数模转换器的预失真校准方法和装置及使用该装置的发射机

    公开(公告)号:CN119945436A

    公开(公告)日:2025-05-06

    申请号:CN202510430178.8

    申请日:2025-04-07

    Abstract: 根据本公开的实施例,提供了用于数模转换器的预失真校准方法和装置及使用该装置的发射机。用于数模转换器的预失真校准装置包括误差计算模块,其根据数模转换器的最高有效位模块中每个电流源的输出与最低有效位模块中所有电流源的输出之和之间的比值,为最高有效位模块使用的每一个大于0的温度计码计算与其对应的最高有效位模块的电流源的累积误差;校准模块,其将数模转换器的待输入数据的最低有效位部分加入预定偏移量,并根据该待输入数据的最高有效位部分的温度计码所对应的累积误差计算校准的最低有效位部分。本公开的实施例通过在数字域做预失真,改变LSB部分的二进制码来校正数模转换器的非线性误差。

Patent Agency Ranking