-
公开(公告)号：CN1262811A
公开(公告)日：2000-08-09
申请号：CN98806959.8
申请日：1998-07-08
Applicant: 艾利森电话股份有限公司
Inventor： N·谭
IPC: H03F3/45
CPC classification number: H03F3/45192 , H03F3/45717 , H03F2203/45402 , H03F2203/45418 , H03F2203/45424
Abstract: 本发明涉及用在诸如高性能开关电容器模拟电路中的高速和高增益运放的设计。通过将单级运算跨导放大器设计成对N型三极管(M8、M9)以单一共阴共栅放大器而对P型晶体管(M4、M5和M10、M11)以双共阴共栅放大器的方式来增加增益而不损害速度。本发明还包括时间连续共模反馈。以本发明的设计,可保持高速高增盖,并以大相位余裕保证其稳定性。
-
公开(公告)号：CN1111947C
公开(公告)日：2003-06-18
申请号：CN98806959.8
申请日：1998-07-08
Applicant: 艾利森电话股份有限公司
Inventor： N·谭
IPC: H03F3/45
CPC classification number: H03F3/45192 , H03F3/45717 , H03F2203/45402 , H03F2203/45418 , H03F2203/45424
Abstract: 本发明涉及用在诸如高性能开关电容器模拟电路中的高速和高增益运放的设计。通过将单级运算跨导放大器设计成对N型三极管(M8、M9)以单一共阴共栅放大器而对P型晶体管(M4、M5和M10、M11)以双共阴共栅放大器的方式来增加增益而不损害速度。本发明还包括时间连续共模反馈。以本发明的设计，可保持高速高增益，并以大相位余裕保证其稳定性。
-
Patent Agency Ranking
公开(公告)号：CN1285090A
公开(公告)日：2001-02-21
申请号：CN98813828.X
申请日：1998-12-23
Applicant: 艾利森电话股份有限公司
IPC: H03M1/12
CPC classification number: H03M1/0624 , H03M1/0836 , H03M1/1215
Abstract: 根据本发明的一个实施例,提供一种并行SC ADC(开关电容模数转换器),其中包括由总时钟相位(Φ)所控制的被动采样技术,以减小采样相位偏移。由于不需要运算放大器来用于采样,因此它非常适合于高速应用中,并且可以在高速并行SC ADC中把与采样相位偏移相关的失真减小20—40dB。
-
公开(公告)号：CN1169301C
公开(公告)日：2004-09-29
申请号：CN97180651.9
申请日：1997-12-05
Applicant: 艾利森电话股份有限公司
IPC: H03M1/72
CPC classification number: H03M1/667 , H03M1/0682 , H03M1/403 , H03M1/72
Abstract: 根据一个所发明的递归格雷码至模拟变换算法执行一个格雷码数字输入信号的D/A变换。根据该递归算法，将数字输入的格雷码位连续地应用在算法递归中，每次递归一个格雷码，并且通过递归地更新中间信号产生模拟输出信号。在每个递归中，根据在该递归中应用的特定的格雷码位有选择地将中间信号反相。中间信号的选择性反相是格雷码至模拟算法的固有特性，并且是减小D/A变换中的误差累积的关键。在基于该算法的D/A变换器结构中，偏移误差的累积将变低。此外，信号反相是数字控制的这个事实允许高精度的实施方式，还改进了D/A变换器的性能。
-
公开(公告)号：CN1126258C
公开(公告)日：2003-10-29
申请号：CN98813828.X
申请日：1998-12-23
Applicant: 艾利森电话股份有限公司
IPC: H03M1/12
CPC classification number: H03M1/0624 , H03M1/0836 , H03M1/1215
Abstract: 根据本发明的一个实施例，提供一种并行SC ADC(开关电容模数转换器)，其中包括由总时钟相位(φ)所控制的被动采样技术，以减小采样相位偏移。由于不需要运算放大器来用于采样，因此它非常适合于高速应用中，并且可以在高速并行SC ADC中把与采样相位偏移相关的失真减小20-40dB。
-
公开(公告)号：CN1242116A
公开(公告)日：2000-01-19
申请号：CN97180651.9
申请日：1997-12-05
Applicant: 艾利森电话股份有限公司
IPC: H03M1/72
CPC classification number: H03M1/667 , H03M1/0682 , H03M1/403 , H03M1/72
Abstract: 根据一个所发明的递归格雷码至模拟变换算法执行一个格雷码数字输入信号的D/A变换。根据该递归算法,将数字输入的格雷码位连续地应用在算法递归中,每次递归一个格雷码,并且通过递归地更新中间信号产生模拟输出信号。在每个递归中,根据在该递归中应用的特定的格雷码位有选择地将中间信号反相。中间信号的选择性反相是格雷码至模拟算法的固有特性,并且是减小D/A变换中的误差累积的关键。在基于该算法的D/A变换器结构中,偏移误差的累积将变低。此外,信号反相是数字控制的这个事实允许高精度的实施方式,还改进了D/A变换器的性能。
-
公开(公告)号：CN1240542A
公开(公告)日：2000-01-05
申请号：CN97180671.3
申请日：1997-12-05
Applicant: 艾利森电话股份有限公司
IPC: H03M1/40
Abstract: 按照发明的新的产生格雷编码的数字输出信号的递归算法执行模拟输入信号的循环A/D变换。在循环A/D变换中,输出位逐个地循环产生。根据发明的格雷编码算法,循环地对模拟输入信号执行取样及保持操作、根据先前产生的输出位的不同有选择地进行信号反相、进行2倍放大以及将其与预定基准信号相加。在本发明的基于递归格雷编码算法的循环A/D变换器结构中,偏移误差的累积通常非常小。此外,以数字方式控制信号反相的事实还使进一步改进了本发明的循环A/D变换器性能的高精度实现成为可能。
-
-
-
-
-
-
Search Results
7
records
(took 0.021 seconds)
