公开(公告)号：CN1183706C

公开(公告)日：2005-01-05

申请号：CN96198425.2

申请日：1996-09-27

Applicant: 艾利森电话股份有限公司

Inventor： P·伦德 ,  M·维尔赫森 ,  A·布詹内

IPC: H04L7/00 ,  H04L7/033

CPC classification number: H04Q11/0421 ,  H04J3/0614 ,  H04J3/0688

Abstract: 在一个网络中，例如在一个大型电信交换网络中，为了在不同的站处理信息和在这些站之间传输信息，设置了可独立地产生复合时钟信号(CLSY-A、CLSY-B、CLSY-C)的电路(1)，其中复合时钟信号中包含时钟速率(CLock)和帧同步速率(SYnch)。这些时钟信号通过三条不同的传输线并行地和独立地传输到一个站(II)，在冗余的主板(A、B、C)中进行某些类型的信息处理(4)。在站(II)中所有输入时钟信号都传送到三个独立工作的选择器单元(3)中的每一个，在其中选择一个时钟信号，以获得用于该站中三个冗余主板(A、B、C)中的一个时钟信号，在该站中所说三个主板彼此并行设置，可以相互独立工作。

公开(公告)号：CN1202997A

公开(公告)日：1998-12-23

申请号：CN96198425.2

申请日：1996-09-27

Applicant: 艾利森电话股份有限公司

Inventor： P·伦德 ,  M·维尔赫森 ,  A·布詹内

IPC: H04L7/00 ,  H04L7/033

CPC classification number: H04Q11/0421 ,  H04J3/0614 ,  H04J3/0688

Abstract: 在一个网络中,例如在一个大型电信交换网络中,为了在不同的站处理信息和在这些站之间传输信息,设置了可独立地产生复合时钟信号(CLSY－A、CLSY－B、CLSY－C)的电路(1),其中复合时钟信号中包含时钟速率(CLock)和帧同步速率(SYnch)。这些时钟信号通过三条不同的传输线并行地和独立地传输到一个站(Ⅱ),在冗余的主板(A、B、C)中进行某些类型的信息处理(4)。在站(Ⅱ)中所有输入时钟信号都传送到三个独立工作的选择器单元(3)中的每一个,在其中选择一个时钟信号,以获得用于该站中三个冗余主板(A、B、C)中的一个时钟信号,在该站中所说三个主板彼此并行设置,可以相互独立工作。