公开(公告)号：CN1200207A

公开(公告)日：1998-11-25

申请号：CN96197748.5

申请日：1996-09-09

Applicant: 艾利森电话股份有限公司

Inventor： M·维尔赫姆森 ,  C·弗兰森 ,  P·伦德 ,  A·布詹内

IPC: H03L7/093 ,  H03L7/10 ,  H03L7/107

CPC classification number: H03L7/107 ,  H03L7/093 ,  H03L7/10

Abstract: 提供一个捕获非常快、输出相位抖动小和稳态时稳定的锁相环(PLL)。通常,锁相环被用于将所说的锁相环的输出信号与输入参考信号同步。按照通常的发明概念,锁相环的滤波器电路(4D)包括一个对代表PLL中相位检波器(2D)的信号的相位差起反应的用于提供微分信号的微分器(5D),以及一个对代表信号的相位差和微分信号都起反应的以提供一个滤波器输出信号的滤波器(6D)。滤波器(6D)最好是低通滤波器。PLL的输出信号源(9)由通常基于滤波器输出信号产生的一个控制信号控制。