数据前递装置、方法、芯片及计算机设备

    公开(公告)号:CN119938140A

    公开(公告)日:2025-05-06

    申请号:CN202311454112.X

    申请日:2023-11-02

    Inventor: 任子木

    Abstract: 本申请实施例公开了一种数据前递装置、方法、芯片及计算机设备,属于芯片技术领域。该数据前递装置包括:存储队列、存储缓冲、数据缓存、第一前递合并单元以及第二前递合并单元;第一前递合并单元,用于从存储队列处读取第一前递数据,以及从存储缓冲处读取第二前递数据,并对第一前递数据和第二前递数据进行前递合并,得到第三前递数据;第二前递合并单元,用于基于数据加载指令,从数据缓存处读取缓存数据,以及从第一前递合并单元处读取第三前递数据,并对第三前递数据和缓存数据进行前递合并,得到第四前递数据;第二前递合并单元,还用于向数据加载管线输出数据加载指令对应的第四前递数据。本申请实施例能够提高数据加载效率。

    向量处理装置、芯片、电子设备及方法

    公开(公告)号:CN119621152A

    公开(公告)日:2025-03-14

    申请号:CN202311184724.1

    申请日:2023-09-13

    Inventor: 任子木

    Abstract: 本申请公开了一种向量处理装置、芯片、电子设备及方法,属于芯片技术领域。向量处理装置包括:指令缓冲器、向量解码单元、寄存器单元和多条流水线;指令缓冲器,用于存储待执行的指令包,每个指令包中包括可并行执行的多个向量指令;向量解码单元,用于对指令包中包括的各个向量指令进行解码,得到各个向量指令分别对应的控制信号,在一个时钟周期内向寄存器单元和多条流水线广播各个向量指令分别对应的控制信号;寄存器单元,用于存储与向量指令有关的数据;流水线,用于根据向量指令对应的控制信号,对与向量指令有关的数据进行处理,得到向量指令对应的处理结果。通过在一个时钟周期中处理多条向量指令,有助于显著提升向量指令的处理效率。

    一种任务调度方法、调度管理系统及多核处理器

    公开(公告)号:CN118819748A

    公开(公告)日:2024-10-22

    申请号:CN202310458578.0

    申请日:2023-04-18

    Inventor: 任子木

    Abstract: 本申请实施例提供了一种任务调度方法、调度管理系统及多核处理器,可应用于云技术、人工智能、智慧交通、车载等各种场景,该方法包括:任务调度器将目标任务下发至调度管理系统,由调度管理系统通过队列管理器对目标任务与同任务队列中的其他任务之间的依赖关系,以及目标任务与其他任务队列中的任务之间的依赖关系进行管理,并在依赖关系满足任务下发条件时,通过目标仲裁器将目标任务下发至相应的目标处理核心。在目标任务完成时,通过中断控制器接收目标任务的完成信号,并更新目标队列中目标任务的处理状态,这样降低了任务调度器的负载,且相较于软件任务调度器来说,通过调度管理系统这类硬件结构进行任务调度时,其性能更佳且效率更高。

    数据处理的方法、处理器和电子设备

    公开(公告)号:CN118779267A

    公开(公告)日:2024-10-15

    申请号:CN202310413660.1

    申请日:2023-04-10

    Inventor: 任子木

    Abstract: 提供一种数据处理的方法、处理器和电子设备,涉及人工智能技术领域、芯片技术领域。该方法应用于处理器,处理器包括第一互连总线、第一功能单元和第二功能单元;该方法包括:第一功能单元通过其主接口向第一互连总线发送第一写请求,该第一写请求用于请求向第二功能单元写入第一数据;第一数据是所述第一功能单元进行数据处理得到的;第一互连总线互连第一功能单元的主接口和与第二功能单元相连的从接口,将第一写请求发送至与第二功能单元相连的从接口;响应于第一写请求,向第二功能单元写入第一数据;所述第二功能单元根据第一数据进行数据处理。本申请实施例能够降低处理器数据处理的功耗和时间消耗,提升处理器整体性能。

    包括乘累加器的芯片、终端和控制方法

    公开(公告)号:CN116450086B

    公开(公告)日:2024-07-05

    申请号:CN202210010736.1

    申请日:2022-01-05

    Inventor: 李东声 任子木

    Abstract: 本申请实施例公开了一种包括乘累加器的芯片、终端和控制方法,该芯片应用于人工智能场景,芯片的乘累加器中设置了包括N个基本乘法单元和基本加法单元的乘法模块,在基本乘法单元和基本加法单元中中分别设置了K个整型乘法器和整型加法器。由此在该乘累加器提供乘累加运算时,不论操作数是定点数还是浮点数,以及操作数的不同位宽大小,通过该乘累加器的乘法模块可以支持N对高位宽的操作数,或者N×K对低位宽的操作数的乘法运算。通过上述硬件结构的设置,使得乘累加器的硬件电路资源能够被高效复用,而且针对低位宽的操作数也不会出现硬件资源的浪费。从而无需在芯片中专门设计多个乘累加器,有效控制了乘累加器在芯片中占用空间。

    数据处理方法、装置、芯片、计算机设备及存储介质

    公开(公告)号:CN116974513A

    公开(公告)日:2023-10-31

    申请号:CN202211425166.9

    申请日:2022-11-14

    Inventor: 任子木

    Abstract: 本申请公开了一种数据处理方法,包括:根据第一操作数的第一指数和第二操作数的第二指数之间的大小关系,确定的左输出尾数和右输出尾数输入远端加法路径,得到远端加法尾数;基于指数差值所处的数值范围,将左输出尾数和右输出尾数输入远端减法路径或近端减法路径,得到目标减法尾数;基于第一操作数和第二操作数的符号位,对远端加法尾数和目标减法尾数进行结果选择,得到加法尾数和减法尾数;确定加法符号位和加法指数,以及减法符号位和减法指数;并生成加法结果和减法结果。本申请基于两个操作数的指数差值可选用不同的运算路径对两个操作数进行加减法的同步运算以降低运算延迟,从而提升浮点加减法的同步运算性能,降低浮点运算模块的体积。

    浮点运算装置、矢量处理装置、处理器及电子设备

    公开(公告)号:CN116974512A

    公开(公告)日:2023-10-31

    申请号:CN202211436156.5

    申请日:2022-11-16

    Inventor: 任子木

    Abstract: 本申请涉及集成电路技术领域,公开了一种浮点运算装置、矢量处理装置、处理器及电子设备,包括:指数运算模块用于对第一指数和第二指数进行运算输出指数运算结果;第一尾数运算支路包括:尾数交换单元用于根据目标差值将第一尾数与第二尾数进行交换,以将第一目标尾数输入到第一对阶移位单元和将第二目标尾数输入到第一定点加法器;第一定点加法器用于进行加法运算;第一规格化移位单元用于进行规格化移位处理;第一对阶移位单元的最大可移位数大于第一规格化移位单元的最大可移位数;在目标差值的绝对值大于第一阈值的情况下,将第一尾数和第二尾数输入第一尾数运算支路。本申请可以提升浮点加减运算的效率。

    数据类型转换方法、处理器、电子设备及存储介质

    公开(公告)号:CN116974509A

    公开(公告)日:2023-10-31

    申请号:CN202211667800.X

    申请日:2022-12-23

    Inventor: 任子木

    Abstract: 本申请实施例公开了一种数据类型转换方法、处理器、电子设备及存储介质,涉及计算机技术、人工智能及云技术领域。该方法包括:获取待转换的源数据、源数据的原数据类型以及目标数据类型;基于原数据类型和目标数据类型,确定对源数据进行移位操作的移位方向和移位量;若移位方向为目标方向,按照移位量对源数据的目标序列进行目标方向的移位操作,得到移位后的数据;若移位方向为目标方向为目标方向的反方向,对源数据的目标序列依次进行序列反转操作、按照移位量进行目标方向的移位操作、以及序列反转操作,得到移位后的数据;基于移位后的数据,得到目标数据类型的目标数据。采用本申请实施例,减少了移位操作所需的硬件资源消耗。

    基于存储器访问引擎的数据处理方法、装置以及设备

    公开(公告)号:CN116974463A

    公开(公告)日:2023-10-31

    申请号:CN202310358826.4

    申请日:2023-03-29

    Inventor: 任子木

    Abstract: 本申请公开了一种基于存储器访问引擎的数据处理方法、装置及设备,其中,存储器访问引擎包括N个数据读取组件、调度器和S个核心处理组件;该方法包括:通过N个数据读取组件获取待搬移数据,将待搬移数据传输到调度器;将调度器所轮询调度得到的具有最高优先级的存储类型确定为目标存储类型,将具有目标存储类型的待搬移数据确定为待处理数据,通过调度器将待处理数据传输到S个核心处理组件中的目标核心处理组件;目标核心处理组件为具有空闲状态的核心处理组件;通过目标核心处理组件对待处理数据进行核心业务处理,得到已处理数据。采用本申请,可对多条数据通路间的核心资源进行复用,提高了存储器访问引擎的面效比。

    一种基于重排序缓冲器的读请求处理方法及相关装置

    公开(公告)号:CN116955251A

    公开(公告)日:2023-10-27

    申请号:CN202310328701.7

    申请日:2023-03-24

    Inventor: 任子木

    Abstract: 本申请公开一种基于重排序缓冲器的读请求处理方法及相关装置,从多个预设设备发送的多个预设读请求中确定第一读请求,通过共享请求转换器将第一读请求转换为第一总线请求,该第一读请求携带多个预设设备中第一设备的第一设备标识。若多个用于向总线发送总线请求的预设请求标识中存在使用状态为空闲状态的预设请求标识,从多个预设请求标识中确定空闲状态的第一请求标识;若基于第一设备标识从共享重排序缓冲器的多个预设缓冲地址中查找到使用状态为空闲状态的第一缓冲地址,将第一缓冲地址对应第一请求标识。以第一请求标识向总线发送第一总线请求得到总线返回的携带第一请求标识的第一读数据;基于第一请求标识向第一缓冲地址写入第一读数据。

Patent Agency Ranking