基于多级并行流水线方式的环路滤波装置

    公开(公告)号:CN1589032A

    公开(公告)日:2005-03-02

    申请号:CN200410070206.8

    申请日:2004-07-30

    Abstract: 本发明涉及一种基于多级并行流水线方式的环路滤波装置,将计算整个宏块边界强度、边界阈值的过程和对整个宏块边界进行滤波的过程分成两级流水线操作;对整个宏块边界滤波的过程按照块级流水线方式依次对各个块数据边界进行滤波;需要滤波的块边界的每行/列数据依次送入一个多级流水垂直/水平滤波器进行滤波,获得滤波后的行/列数据;当前宏块的各个块数据滤波的同时,已经完成滤波的数据进行写外部存储器的操作。本发明利用多级并行流水线完成视频图像各个宏块边界的环路滤波,提高了滤波速度,减少了访问外部存储器的压力,保证了图像编解码过程中图像环路滤波操作的实时性,并且控制了整个硬件结构的复杂性,从而有利于设计和实现。

    图像边界像素扩展系统及其实现方法

    公开(公告)号:CN1589027A

    公开(公告)日:2005-03-02

    申请号:CN200410070365.8

    申请日:2004-07-29

    Abstract: 本发明是一种视频解码芯片中图像边界像素扩展系统及扩展方法,该系统包括有重建帧存储电路,变长解码器向重建帧存储电路发送控制命令信号,帧内预测电路向重建帧存储电路传送数据,存储器控制器对重建帧存储电路的输出数据进行存储处理,重建帧存储电路包括控制命令存储器、图像数据存储器和图像边界像素扩展模块电路,控制命令存储器存储变长解码器输入的控制命令信号,图像数据存储器存储位数变长的由帧内预测器输入的图像数据,图像边界像素扩展模块电路解析图像控制信号,将边缘和角点像素向外重复扩充,扩展后的像素数据存入动态存储器。本发明能取得很大的编码增益,扩展了运动矢量的范围,极大地提高了数字视频解码芯片的效率。

    一种视频图象象素插值装置

    公开(公告)号:CN1310133C

    公开(公告)日:2007-04-11

    申请号:CN200410070284.8

    申请日:2004-08-04

    Abstract: 一种视频图象象素插值装置,包括输入寄存器组、寄存器阵列和计算单元;所述输入寄存器组包括M个寄存器,用于缓存输入的数据,并将数据输出到所述寄存器阵列;所述寄存器阵列包括N个列寄存器组,每个列寄存器组包括M个寄存器,所述列寄存器组用于保存计算一行或一列插值结果所需的所有数据;所述寄存器阵列中的N×N个寄存器构成寄存器窗口,用于保存计算一个插值结果所需的所有数据,所述寄存器窗口的行或列都可作为所述计算单元的输入;所述计算单元,用于完成插值滤波运算。采用本发明装置,可较好地实现现有的象素插值,如二分之一象素插值或四分之一象素插值等,可以有效地提高象素插值的处理速度和处理效率。

    基于多级并行流水线方式的环路滤波装置

    公开(公告)号:CN1306826C

    公开(公告)日:2007-03-21

    申请号:CN200410070206.8

    申请日:2004-07-30

    Abstract: 本发明涉及一种基于多级并行流水线方式的环路滤波装置,将计算整个宏块边界强度、边界阈值的过程和对整个宏块边界进行滤波的过程分成两级流水线操作;对整个宏块边界滤波的过程按照块级流水线方式依次对各个块数据边界进行滤波;需要滤波的块边界的每行/列数据依次送入一个多级流水垂直/水平滤波器进行滤波,获得滤波后的行/列数据;当前宏块的各个块数据滤波的同时,已经完成滤波的数据进行写外部存储器的操作。本发明利用多级并行流水线完成视频图像各个宏块边界的环路滤波,提高了滤波速度,减少了访问外部存储器的压力,保证了图像编解码过程中图像环路滤波操作的实时性,并且控制了整个硬件结构的复杂性,从而有利于设计和实现。

    图像边界像素扩展系统及其实现方法

    公开(公告)号:CN1306824C

    公开(公告)日:2007-03-21

    申请号:CN200410070365.8

    申请日:2004-07-29

    Abstract: 本发明是一种视频解码芯片中图像边界像素扩展系统及扩展方法,该系统包括有重建帧存储电路,变长解码器向重建帧存储电路发送控制命令信号,帧内预测电路向重建帧存储电路传送数据,存储器控制器对重建帧存储电路的输出数据进行存储处理,重建帧存储电路包括控制命令存储器、图像数据存储器和图像边界像素扩展模块电路,控制命令存储器存储变长解码器输入的控制命令信号,图像数据存储器存储位数变长的由帧内预测器输入的图像数据,图像边界像素扩展模块电路解析图像控制信号,将边缘和角点像素向外重复扩充,扩展后的像素数据存入动态存储器。本发明能取得很大的编码增益,扩展了运动矢量的范围,极大地提高了数字视频解码芯片的效率。

    一种基于软硬件协同控制的视频解码器

    公开(公告)号:CN1306822C

    公开(公告)日:2007-03-21

    申请号:CN200410070208.7

    申请日:2004-07-30

    Abstract: 一种基于软硬件协同的视频解码器,包括视频解码控制器、变长解码器、运动补偿处理器、反量化处理器、反变换处理器、帧内预测补偿处理器和滤波及帧存储管理器;视频解码控制器运行在嵌入式CPU中,通过变长解码器的协助完成编码码流的解析及整个流水线的控制,而其它处理器都作为一个单独的硬件加速器来实现某种特定的解码功能。本发明视频解码器实现了视频解码的软硬件协同控制,既降低了硬件逻辑的复杂度,又提高了解码器的扩展性,通过采用宏块级流水操作,大大提高硬件的处理效率,从而提高解码器的解码速度,也就是说,在满足相同解码速度的要求下,大大降低了对硬件本身的性能要求,降低了解码器的代价。

    帧场视频解码中运动矢量存取的控制装置及其方法

    公开(公告)号:CN1589019A

    公开(公告)日:2005-03-02

    申请号:CN200410070029.3

    申请日:2004-08-05

    Abstract: 本发明公开了一种帧场视频解码中运动矢量存取的控制装置和方法,所述的装置包括外存控制器、主控模块、地址生成模块、内部缓冲区模块,其中,所述的地址生成模块用于每个图像解码起始时根据帧场参考信息确定对当前图像处理的地址生成方式,并将生成的地址送到主控模块;主控模块接收地址生成模块发送来的地址,根据该地址将P图像的MV写入内部缓冲区模块,或者向外存控制器发出从外部存储器读取所述地址中数据的请求信息;外存控制器响应主控模块的请求信息,将外部存储器中的数据写入缓冲区模块,或者将内部缓冲区模块中的数据写入外部存储器储存;本发明缓解了视频解码时MV存取处理对外部存储器的压力,能够有效改善整个系统的性能,硬件装置结构简洁。

    视频解码缓冲区控制装置及方法

    公开(公告)号:CN1589018A

    公开(公告)日:2005-03-02

    申请号:CN200410070028.9

    申请日:2004-08-05

    Abstract: 本发明公开了一种视频解码缓冲区控制装置及方法,所述的装置包括缓冲区控制模块、参考图像获取控制模块、解码图像存储控制模块、显示图像获取控制模块、显示控制模块,其中,所述的缓冲区控制模块用于计算获得当前解码图像存储地址、当前参考图像地址、显示图像地址,并将以上地址分别对应发送到参考图像获取控制模块、解码图像存储控制模块、显示图像获取控制模块;本发明通过小容量的缓冲区实现对解码图像、参考图像及显示图像的协同管理,协调控制视频的解码、显示,不需占用大量的RAM空间从而降低解码芯片的成本。

Patent Agency Ranking