公开(公告)号：CN108886356B

公开(公告)日：2022-03-29

申请号：CN201780020805.4

申请日：2017-03-10

Applicant: 美国亚德诺半导体公司

Inventor： 大卫·P·福利

IPC: H03K5/135 ,  H03K5/133

Abstract: 示例性定时发生器包括：粗延迟电路，被配置为从参考定时信号产生粗延迟上升沿信号和粗延迟下降沿信号；精细延迟电路，被配置为从所述粗延迟上升沿信号产生精细延迟上升沿信号，并且从所述粗延迟下降沿信号产生精细延迟下降沿信号；边缘组合器，被配置为基于所述精细延迟上升沿信号和所述精细延迟下降沿信号生成所述定时信号；和掩蔽电路，被配置为产生上升沿掩蔽信号和下降沿掩蔽信号，用于控制何时产生所述定时信号的上升沿和下降沿。

公开(公告)号：CN108886356A

公开(公告)日：2018-11-23

申请号：CN201780020805.4

申请日：2017-03-10

Applicant: 美国亚德诺半导体公司

Inventor： 大卫·P·福利

IPC: H03K5/135 ,  H03K5/133

CPC classification number: H03K5/133 ,  H03K5/134 ,  H03K2005/00019 ,  H03K2005/00065 ,  H03L7/0816

Abstract: 示例性定时发生器包括：粗延迟电路，被配置为从参考定时信号产生粗延迟上升沿信号和粗延迟下降沿信号；精细延迟电路，被配置为从所述粗延迟上升沿信号产生精细延迟上升沿信号，并且从所述粗延迟下降沿信号产生精细延迟下降沿信号；边缘组合器，被配置为基于所述精细延迟上升沿信号和所述精细延迟下降沿信号生成所述定时信号；和掩蔽电路，被配置为产生上升沿掩蔽信号和下降沿掩蔽信号，用于控制何时产生所述定时信号的上升沿和下降沿。

公开(公告)号：CN101411064B

公开(公告)日：2012-05-09

申请号：CN200780010406.6

申请日：2007-02-16

Applicant: 美国亚德诺半导体公司

Inventor： 马克·T·萨尤克 ,  大卫·P·福利 ,  陈建荣 ,  史蒂文·德克

IPC: H03K5/156 ,  H04B15/04

CPC classification number: H04B15/04 ,  H03K3/84 ,  H03K5/156 ,  H03K7/06 ,  H03L7/0812

Abstract: 状态机电路可用来控制多路复用电路，所述多路复用电路从多个输入时钟信号中选择各个信号并将各个信号提供至时钟合成电路，所述时钟合成电路响应于这样的输入时钟信号产生合成的时钟信号。所述状态机例如可被配置成使得所述合成的时钟信号是扩频时钟信号和/或具有比每个输入时钟信号高的标称频率的时钟信号。