-
Patent Agency Ranking
公开(公告)号：CN101233707A
公开(公告)日：2008-07-30
申请号：CN200680021953.X
申请日：2006-06-20
Applicant: 美商内数位科技公司
IPC: H04J3/14
Abstract: 本案是揭露用于高效操作加强专用频道(E－DCH)的方法及装置。一实体层处理包含计算不同的控制参数，接着是实际处理欲传输的数据。根据本发明，自相关的数据操作，异步地进行所述控制参数的计算。一媒体存取控制(MAC)层尽早提供计算所述控制参数所必须的信息至所述实体层，而所述数据是平行处理。所提供的数据包含一混合式自动重传要求(H－ARQ)概况、一运输块大小、功率抵销等。在MAC－e处理完成之前，通过传送此数据至该实体层，可大幅舒缓时延。
-
公开(公告)号：CN101002397A
公开(公告)日：2007-07-18
申请号：CN200480004989.8
申请日：2004-02-18
Applicant: 美商内数位科技公司
IPC: H04B1/707
CPC classification number: H04L1/1829 , H04B1/707 , H04L1/0006 , H04L1/0025 , H04L1/0032 , H04L1/0071
Abstract: 本发明提供了有效处理无线通信数据的组件及方法，其中所述无线通信数据的无法事先被取得通信数据特定格式。一无线传送接收单元用于无线通信系统中，其中所选择的信道的通信数据是以被选自一预定格式组的格式而传送于系统时间帧中。所述无线传送接收单元具有一接收器，一存储器，一接收芯片速率处理器，一格式检测器及一解交错器。接收芯片速率处理器较佳是利用所述最小展开编码或其它适当的钥匙序列来收敛各时间帧中所接收的展开数据无线信号，及于存储器中储存各时间帧的最终展开数据。格式检测器较佳是用以决定各时间帧中所接收的展开数据无线信号的实体通道数及各实体通道的展开因子。解交错器较佳是用以将各时间帧中接收芯片速率处理器所展开的被储存数据解交错为以各时间帧的格式检测器所决定的实体通道数及各展开因子为基础的实体通道预定数。
-
-
公开(公告)号：CN101065914A
公开(公告)日：2007-10-31
申请号：CN200580020730.7
申请日：2005-07-19
Applicant: 美商内数位科技公司
Inventor： 威廉·C·哈克特 , 罗伯特·A·迪费奇欧 , 爱德华·L·赫普勒 , 亚力山大·瑞茨尼克 , 道格拉斯·R·卡斯特 , 艾利拉·莱尔 , 罗伯特·G·盖茨达 , 约翰·大卫·小凯威尔
CPC classification number: H04B1/707 , H04B1/406 , H04B2201/70707 , H04B2201/709727 , H04L2025/03509 , H04W88/02
Abstract: 一种用于处理码分多路访问(CDMA)信号的无线传送/接收单元(WTRU 250，图3)。该无线传送/接收单元(250)包含于多个定制接口上通信的数据主机(300)及高速下链封包存取(HSDPA)共处理器(400)。数据主机(300)依据第三代伙伴计划(3GPP)版本4(R4)标准来操作，而高速下链封包存取共处理器(400)增强无线传送/接收单元(250)的无线通信能力，使得无线传送/接收单元(250)依据第三代伙伴计划版本5(R5)标准来操作。
-
公开(公告)号：CN101040484A
公开(公告)日：2007-09-19
申请号：CN200580016562.4
申请日：2005-05-06
Applicant: 美商内数位科技公司
Abstract: 一种数据处理系统，其于第一存储器单元及第二存储器单元间进行密码运算及转移数据，例如，于一共享存储器架构(SMA)静态随机存取存储器(SRAM)及双倍数据速率(DDR)同步动态随机存取存储器(SDRAM)间进行。该系统包含一密码引擎及一数据移动器控制器。数据移动器控制器包含至少一寄存器，其具有明定是否应密码运算该转移数据的一字段。若该字段明定应密码运算该转移数据，则该字段还明定由密码引擎执行的密码运算类型，如第三代伙伴计划标准化机密密码算法“f8”及完整密码算法“f9”。
-
-
-
-
Search Results
5
records
(took 0.025 seconds)
