公开(公告)号：CN109313422A

公开(公告)日：2019-02-05

申请号：CN201780038689.9

申请日：2017-05-31

Applicant: 罗伯特·博世有限公司

Inventor： B.米勒 ,  J.格拉迪高 ,  S.博尔克

IPC: G05B19/042 ,  G06F11/10

Abstract: 本发明涉及一种用于加工包含至少一个机器程序（MP1）的二元码数据（BCD）的方法，其特征在于以下步骤：根据所述二元码数据（BCD）的至少一部分、尤其根据所述二元码数据的以下部分形成（10）校验数据（PD）：所述部分包含机器程序（MP1）或所述机器程序（MP1）的一部分，其中，所述校验数据（PD）尤其能够实现所述二元码数据（BCD）的所述至少一部分的改变的识别；将所述校验数据（PD）的至少一部分插入（20）到所述二元码数据（BCD）中，由此获得经补充的二元码数据（BCD'；BCD"）。

公开(公告)号：CN108108262B

公开(公告)日：2023-10-24

申请号：CN201711181664.2

申请日：2017-11-23

Applicant: 罗伯特·博世有限公司

Inventor： J.格拉迪高 ,  S.博尔克 ,  S.胡夫纳格尔

IPC: G06F11/10

Abstract: 本发明涉及具有检查所选择的存储器访问的硬件检查单元的集成电路。本发明涉及一种集成电路（101、101'），其具有处理器单元（110）、硬件检查单元（120）和数据源（140、130），其中所述处理器单元在大量存储器访问其间分别访问来自所述数据源（140、130）的数据，其中所述硬件检查单元（120）被设立为检查所述大量存储器访问中的所选择的存储器访问的数据。

公开(公告)号：CN108108262A

公开(公告)日：2018-06-01

申请号：CN201711181664.2

申请日：2017-11-23

Applicant: 罗伯特·博世有限公司

Inventor： J.格拉迪高 ,  S.博尔克 ,  S.胡夫纳格尔

IPC: G06F11/10

CPC classification number: G06F11/1004

Abstract: 本发明涉及具有检查所选择的存储器访问的硬件检查单元的集成电路。本发明涉及一种集成电路（101、101'），其具有处理器单元（110）、硬件检查单元（120）和数据源（140、130），其中所述处理器单元在大量存储器访问其间分别访问来自所述数据源（140、130）的数据，其中所述硬件检查单元（120）被设立为检查所述大量存储器访问中的所选择的存储器访问的数据。