具有锁存控制器的异步管线

    公开(公告)号:CN1471668A

    公开(公告)日:2004-01-28

    申请号:CN01817794.8

    申请日:2001-09-21

    CPC classification number: G06F9/3871

    Abstract: 一种可高速操作的异步管线在其数据通路中使用简单的透明锁存器和在每一管线级上使用了小型锁存控制器。利用请求信号和确认信号进行彼此通信。请求信号上的每一个跃迁表示新数据项的到达。每一管线级包括:数据锁存器,其正常可使数据通过;及锁存控制器,其可使数据锁存器有效和无效。请求信号和数据输入到数据锁存器中。一旦管线级锁存数据,就产生完成信号,其被发送至锁存控制器,作为确认信号发送至前一级,作为请求信号发送至下一级。锁存控制器在接收到完成信号时可使锁存器无效,从下一级接收到确认信号时可使数据锁存器重新有效。对于正确的操作是,输入数据稳定后,请求信号必须到达级。异步管线可合并逻辑元件便于组合数据,还可合并用于请求、确认和完成信号的匹配的延迟元件。异步管线还可合并时钟CMOS逻辑门。在异步管线设计中还可提供分支和连接结构。

    具有锁存控制器的异步管线

    公开(公告)号:CN1306393C

    公开(公告)日:2007-03-21

    申请号:CN01817794.8

    申请日:2001-09-21

    CPC classification number: G06F9/3871

    Abstract: 一种可高速操作的异步管线在其数据通路中使用简单的透明锁存器和在每一管线级上使用了小型锁存控制器。利用请求信号和确认信号进行彼此通信。请求信号上的每一个跃迁表示新数据项的到达。每一管线级包括:数据锁存器,其正常可使数据通过;及锁存控制器,其可使数据锁存器有效和无效。请求信号和数据输入到数据锁存器中。一旦管线级锁存数据,就产生完成信号,其被发送至锁存控制器,作为确认信号发送至前一级,作为请求信号发送至下一级。锁存控制器在接收到完成信号时可使锁存器无效,从下一级接收到确认信号时可使数据锁存器重新有效。对于正确的操作是,输入数据稳定后,请求信号必须到达级。异步管线可合并逻辑元件便于组合数据,还可合并用于请求、确认和完成信号的匹配的延迟元件。异步管线还可合并时钟CMOS逻辑门。在异步管线设计中还可提供分支和连接结构。

Patent Agency Ranking