-
公开(公告)号:CN100428128C
公开(公告)日:2008-10-22
申请号:CN200410083370.2
申请日:2004-09-30
CPC classification number: G06F3/0658 , G06F3/0607 , G06F3/067 , H04N5/76 , H04N5/765 , H04N5/775 , H04N5/781 , H04N5/85 , H04N5/907 , H04N9/8042
Abstract: 本发明提供一种多系统网络,以及提供一种对数据存储单元进行存取的设备和方法,以便容许多个设备中的处理器对数据存储单元进行存取。数据存储单元(80)具有划分为用于第一设备(70)的第一区域和用于第二设备(60)的第二区域的数据存储区域。第一和第二设备经由连接电路(90)连接到数据存储单元(80)。第一设备(70)中的第一处理器(701)能够直接对数据存储单元(80)进行存储。连接电路(90)在其中提供有仿真寄存器(907),该仿真寄存器对应于存储用于第一设备(70)中的第一处理器对数据存储单元(80)进行存取的命令或控制数据的寄存器。第二设备(60)中的第二处理器(601)经由仿真寄存器且在第一处理器(701)的介入下对数据存储单元(80)进行存取。
-
公开(公告)号:CN1604029A
公开(公告)日:2005-04-06
申请号:CN200410083370.2
申请日:2004-09-30
CPC classification number: G06F3/0658 , G06F3/0607 , G06F3/067 , H04N5/76 , H04N5/765 , H04N5/775 , H04N5/781 , H04N5/85 , H04N5/907 , H04N9/8042
Abstract: 本发明提供一种多系统网络,以及提供一种对数据存储单元进行存取的设备和方法,以便容许多个设备中的处理器对数据存储单元进行存取。数据存储单元(80)具有划分为用于第一设备(70)的第一区域和用于第二设备(60)的第二区域的数据存储区域。第一和第二设备经由连接电路(90)连接到数据存储单元(80)。第一设备(70)中的第一处理器(701)能够直接对数据存储单元(80)进行存储。连接电路(90)在其中提供有仿真寄存器(907),该仿真寄存器对应于存储用于第一设备(70)中的第一处理器对数据存储单元(80)进行存取的命令或控制数据的寄存器。第二设备(60)中的第二处理器(601)经由仿真寄存器且在第一处理器(701)的介入下对数据存储单元(80)进行存取。
-
公开(公告)号:CN101978361A
公开(公告)日:2011-02-16
申请号:CN200880128180.4
申请日:2008-12-09
Applicant: 索尼计算机娱乐公司
CPC classification number: G06F12/0246 , G06F11/1441 , G06F2212/7211
Abstract: 使对闪存存储器的可写入次数大幅增加。在闪存存储器(6)中,形成具有多个数据块的实际数据块(223),该数据块分别具有多个数据的写入区域。存储器控制装置,确定数据块中的具有可补写的写入区域的数据块,在所确定的数据块的可补写的写入区域中,逐次补写所输入的新的数据而使数据的补写完成。补写前的块一直保持到某时期,之后以块为单位删除。在数据块中的写入次数达到了规定次数时,新选择为了确保下一次规定次数的数据重写而所需的数量的数据块,并对所选择的数据块反复进行所述动作。
-
-