-
公开(公告)号：CN101669319B
公开(公告)日：2012-12-26
申请号：CN200880013907.4
申请日：2008-04-25
Applicant: 索尼株式会社
IPC: H04L7/08
CPC classification number: H04L7/08 , H04H20/74 , H04H40/90 , H04L27/2656 , H04L27/2675
Abstract: 本发明涉及可以更确定地建立有可能具有多种帧长度的输入信号的帧同步的帧同步器、帧同步方法和解调器。差动相关检测器(151)计算与插入在输入信号中的导频信号不存在相关联的无导频差动相关值，以及与插入在输入信号中的导频信号存在相关联的具有导频的差动相关值。帧周期确认计数器(152-1，152-3)基于无导频的差动相关值执行对应于分别具有21690和32490个符号的帧长度的输入信号的帧同步控制。帧周期确认计数器(152-2，152-4)基于具有导频的差动相关值执行对应于分别具有22194和33282个符号的帧长度的输入信号的帧同步控制。本发明例如可应用于卫星广播接收机。
-
公开(公告)号：CN101686401A
公开(公告)日：2010-03-31
申请号：CN200910175081.8
申请日：2009-09-27
Applicant: 索尼株式会社
CPC classification number: H04H40/18 , H04H60/11 , H04N19/89 , H04N21/2389 , H04N21/4305 , H04N21/4385 , H04N21/4425
Abstract: 本发明公开了数据处理设备和数据处理方法。数据处理设备包括：调整部件，所述调整部件被配置用于接收包括分组的流和指示流中每个分组的开始的开始标志，将流的速率调整到某一速率，以及输出经过调整的流和指示经过调整的流中的每个分组的开始的开始标志，经过调整的流是在速率调整后的流；监控部件，所述监控部件被配置用于基于开始标志监控分组间隔，所述分组间隔是经过调整的流中的分组之间的开始间隔；以及输出控制部件，所述输出控制部件被配置用于执行如下输出控制：如果分组间隔是正常间隔则输出经过调整的流中的分组并且如果分组间隔是异常间隔则限制经过调整的流中的分组的输出。
-
公开(公告)号：CN101686401B
公开(公告)日：2012-04-04
申请号：CN200910175081.8
申请日：2009-09-27
Applicant: 索尼株式会社
CPC classification number: H04H40/18 , H04H60/11 , H04N19/89 , H04N21/2389 , H04N21/4305 , H04N21/4385 , H04N21/4425
Abstract: 本发明公开了数据处理设备和数据处理方法。数据处理设备包括：调整部件，所述调整部件被配置用于接收包括分组的流和指示流中每个分组的开始的开始标志，将流的速率调整到某一速率，以及输出经过调整的流和指示经过调整的流中的每个分组的开始的开始标志，经过调整的流是在速率调整后的流；监控部件，所述监控部件被配置用于基于开始标志监控分组间隔，所述分组间隔是经过调整的流中的分组之间的开始间隔；以及输出控制部件，所述输出控制部件被配置用于执行如下输出控制：如果分组间隔是正常间隔则输出经过调整的流中的分组并且如果分组间隔是异常间隔则限制经过调整的流中的分组的输出。
-
Patent Agency Ranking
公开(公告)号：CN101669340A
公开(公告)日：2010-03-10
申请号：CN200880013867.3
申请日：2008-04-25
Applicant: 索尼株式会社
IPC: H04L27/22
CPC classification number: H04L25/03012 , H04L27/38 , H04L2025/03471
Abstract: 本发明涉及用于在输入信号的信道被反转时比以前更快地解调输入信号的解调设备和解调方法。相关器152计算表示这样的相关性的相关性值，所述相关性即在由插入在输入信号中的已知序列的正确的延迟检测值的符号所组成的已知的延迟检测序列和通过输入信号的延迟检测而获取的接收的延迟检测序列之间的相关性。如果相关性值的虚部小于0，则信道控制部132在向帧同步电路122馈送信号之前切换输入信号的信道。本发明可以被说明性地应用于卫星广播接收设备。
-
公开(公告)号：CN1893283A
公开(公告)日：2007-01-10
申请号：CN200610090721.1
申请日：2006-06-28
Applicant: 索尼株式会社
IPC: H03M13/41
CPC classification number: H03M13/4176 , H03M13/4169 , H03M13/6502
Abstract: 提供一种维特比译码装置，削减跟踪时的功耗。进行卷积码的译码的维特比译码装置的路径存储部(15)，被分割为保存关于最低位比特是0的转换状态的选择路径的高位RAM、和保存关于最低位比特是1的转换状态的选择路径的低位RAM。高位RAM和低位RAM能够分别独立地由控制电路(26)进行数据读出停止控制。在跟踪时，控制电路(26)参照跟踪开始时间的转换状态的最低位比特，确定不需要读出选择路径的RAM，对确定的RAM进行读出停止的控制。
-
公开(公告)号：CN101669340B
公开(公告)日：2013-03-20
申请号：CN200880013867.3
申请日：2008-04-25
Applicant: 索尼株式会社
IPC: H04L27/22
CPC classification number: H04L25/03012 , H04L27/38 , H04L2025/03471
Abstract: 本发明涉及用于在输入信号的信道被反转时比以前更快地解调输入信号的解调设备和解调方法。相关器152计算表示这样的相关性的相关性值，所述相关性即在由插入在输入信号中的已知序列的正确的延迟检测值的符号所组成的已知的延迟检测序列和通过输入信号的延迟检测而获取的接收的延迟检测序列之间的相关性。如果相关性值的虚部小于0，则信道控制部132在向帧同步电路122馈送信号之前切换输入信号的信道。本发明可以被说明性地应用于卫星广播接收设备。
-
公开(公告)号：CN101669319A
公开(公告)日：2010-03-10
申请号：CN200880013907.4
申请日：2008-04-25
Applicant: 索尼株式会社
IPC: H04L7/08
CPC classification number: H04L7/08 , H04H20/74 , H04H40/90 , H04L27/2656 , H04L27/2675
Abstract: 本发明涉及可以更确定地建立有可能具有多种帧长度的输入信号的帧同步的帧同步器、帧同步方法和解调器。差动相关检测器(151)计算与插入在输入信号中的导频信号不存在相关联的无导频差动相关值，以及与插入在输入信号中的导频信号存在相关联的具有导频的差动相关值。帧周期确认计数器(152-1，152-3)基于无导频的差动相关值执行对应于分别具有21690和32490个符号的帧长度的输入信号的帧同步控制。帧周期确认计数器(152-2，152-4)基于具有导频的差动相关值执行对应于分别具有22194和33282个符号的帧长度的输入信号的帧同步控制。本发明例如可应用于卫星广播接收机。
-
公开(公告)号：CN100550657C
公开(公告)日：2009-10-14
申请号：CN200610090721.1
申请日：2006-06-28
Applicant: 索尼株式会社
IPC: H03M13/41
CPC classification number: H03M13/4176 , H03M13/4169 , H03M13/6502
Abstract: 提供一种维特比译码装置，削减跟踪时的功耗。进行卷积码的译码的维特比译码装置的路径存储部(15)，被分割为保存关于最低位比特是0的转换状态的选择路径的高位RAM、和保存关于最低位比特是1的转换状态的选择路径的低位RAM。高位RAM和低位RAM能够分别独立地由控制电路(26)进行数据读出停止控制。在跟踪时，控制电路(26)参照跟踪开始时间的转换状态的最低位比特，确定不需要读出选择路径的RAM，对确定的RAM进行读出停止的控制。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.018 seconds)
