公开(公告)号：CN1901228A

公开(公告)日：2007-01-24

申请号：CN200610091231.3

申请日：2006-06-07

Applicant: 精工爱普生株式会社 ,  国立大学法人东京工业大学

Inventor： 加藤树理 ,  冈秀明 ,  金本启 ,  原寿树 ,  酒井彻志

IPC: H01L29/786 ,  H01L27/12 ,  H01L21/336 ,  H01L21/84

Abstract: 本发明提供一种半导体装置及其制造方法。该半导体装置在单晶半导体基板(11)上形成埋入氧化膜(12)，在埋入氧化膜(12)上形成有构成背栅电极的第1单晶半导体层(13)。并且，第1单晶半导体层(13)上形成埋入氧化膜(14)，在埋入氧化膜(14)上，堆积被台面隔离的第2单晶半导体层(15a、15b)，使第2单晶半导体层(15a、15b)的膜厚比第1单晶半导体层13的膜厚更厚，并且在第2单晶半导体层(15a、15b)上形成SOI晶体管。这样，能够抑制形成场效应晶体管的半导体层的结晶性能下降，并且在形成场效应晶体管的半导体层下面，配置低电阻化的背栅电极。