-
公开(公告)号：CN118397965A
公开(公告)日：2024-07-26
申请号：CN202410096570.9
申请日：2024-01-23
Applicant: 精工爱普生株式会社
Inventor： 田村刚
IPC: G09G3/3225 , G09G3/32 , G09G3/36
Abstract: 提供电光装置的驱动电路、电光装置和电子设备，抑制由寄生于数据线的电容引起的显示不均。在第1动作中，在竞赛图电路(82)中，根据选择信号(Sel_1a、Sel_1b、Sel_2～Sel_7)选择任意1列的数据线(14)，将所选择的数据线(14)的电压经由放大器输出至测试输出端子。在第2动作中，竞赛图电路(82)的第1层的选择电路(821)在全部数据线(14)与第2层的选择电路(822)的输入端之间成为断开状态。
-
公开(公告)号：CN110827761A
公开(公告)日：2020-02-21
申请号：CN201910738971.9
申请日：2019-08-12
Applicant: 精工爱普生株式会社
IPC: G09G3/3233
Abstract: 电光装置以及电子设备。电光装置具有：一个单位电路，其对应于一个扫描线与一个数据线的交叉处设置；其他单位电路，其对应于一个扫描线与其他数据线的交叉处、其他扫描线与所述一个数据线的交叉处、或其他扫描线与其他数据线的交叉处设置；以及电光元件，其由一个单位电路或其他单位电路驱动。
-
公开(公告)号：CN109192134A
公开(公告)日：2019-01-11
申请号：CN201811131560.5
申请日：2014-03-10
Applicant: 精工爱普生株式会社
IPC: G09G3/3208 , G09G3/20
Abstract: 本发明提供一种显示装置及电子设备。被设置在显示装置中的多个像素电路的各个像素电路具有：发光元件OLED；第一晶体管，其向发光元件供给驱动电流；第二晶体管，其对数据线与第一晶体管的栅电极之间进行导通/关断；第三晶体管，其在第一晶体管的栅电极和漏极之间进行导通/关断。显示装置具有：第一保持电容，其被插入连接于多条数据线的中途，并使第一晶体管的驱动电压进行电平移位；保持电容，其对多条数据线中的各条数据线的电位进行保持。沿着列方向Y而配置N个第一保持电容，所述第一保持电容分别具有，小于在行方向X上邻接的N个像素电路的宽度、且在一个像素电路的宽度以上的电极宽度。
-
公开(公告)号：CN1162831C
公开(公告)日：2004-08-18
申请号：CN01137234.6
申请日：2001-09-29
Applicant: 精工爱普生株式会社
Inventor： 田村刚
CPC classification number: G09G3/3685 , G09G3/2014 , G09G3/3611 , G09G5/001 , G09G5/363 , G09G2300/0408 , G09G2320/0261 , G09G2330/021 , G09G2340/125
Abstract: 显示控制器包括显示数据RAM，由内部的振荡电路生成帧频率。显示数据RAM的存储区域与液晶面板的活动画面显示区域相对应，通过以帧频率从显示数据RAM读出的活动画面数据，来显示驱动液晶面板。显示控制器在显示数据RAM中写入由显示数据生成电路以低于帧频率的帧频率所生成的显示数据。在此情况下，进行这样的控制：使写入动作至少提前一条扫描线以上，然后，以帧频率读出显示数据。
-
公开(公告)号：CN1156817C
公开(公告)日：2004-07-07
申请号：CN00805764.8
申请日：2000-11-29
Applicant: 精工爱普生株式会社
Inventor： 田村刚
CPC classification number: G11C7/16 , G06F3/147 , G09G3/2014 , G09G3/3611 , G09G3/3685 , G09G5/006 , G09G5/36 , G09G5/39 , G09G5/393 , G09G5/397 , G09G2310/0221 , G09G2320/0261 , G09G2330/021 , G11C2207/16 , H04M1/72555
Abstract: 本发明的目的在于提供一种内置RAM驱动器，可以以低的功耗在向RAM写入动画数据的同时写入静画数据。内置RAM驱动器IC(420)使用和静画数据不同的系统，经LVDS标准高速串行传输线，从MPU(400)接收动画数据。LVDS接收电路根据从MPU(400)来的在高速串行传输线上的传送数据有效时才有效的数据有效信号DV，使差动输入接收器工作，从而抑制恒定电流的耗电。使用分开的系统接收的静画数据和动画数据分别经第1和第2总线(110)、(112)写入RAM(160)。存储在RAM中的静画数据和动画数据由显示地址控制电路(156)控制其作为显示数据读出。
-
Patent Agency Ranking
公开(公告)号：CN1359048A
公开(公告)日：2002-07-17
申请号：CN01145667.1
申请日：2001-10-26
Applicant: 精工爱普生株式会社
IPC: G06F3/00
CPC classification number: G06F3/147 , G09G5/39 , G09G2340/02
Abstract: 本发明提供了一种显示驱动器,及备有该显示驱动器的显示装置和电子设备,所述显示驱动器可以用较低的电力消耗以比从内置的RAM读出显示数据周期长的周期内根据下一帧的显示数据实现没有不协调感觉的动画显示。内置RAM的显示驱动器IC100根据显示数据将以比显示驱动周期长的周期输入的压缩数据存储到FIFO存储器116内,利用MPEG解码电路106以与显示数据RAM102的读出周期大致相同的周期产生使压缩数据扩展的显示数据,在读出之前后以大于读出的速度写入显示数据RAM102。由此,在显示数据RAM102不混杂有新旧帧的显示数据的同时,大幅度减少伴随驱动传输被解码的显示数据的总线而消耗的电流。
-
公开(公告)号：CN1354408A
公开(公告)日：2002-06-19
申请号：CN01133829.6
申请日：2001-10-26
Applicant: 精工爱普生株式会社
IPC: G06F3/00
CPC classification number: G06T9/007
Abstract: 本发明提供用于根据要进行输入输出的压缩数据以低耗电量进行各种数据处理的各种接口用半导体装置以及电子设备。在多路化分离部22中,从已对与各种媒体对应的压缩数据施行了多路化的多路化数据中分离出例如以MPEG－4标准进行压缩处理的压缩数据,将其按原样不变地供给至与含有显示部16的各输出装置对应的输出接口用IC,在输出接口用IC中进行作为例如与MPEG－4标准对应的解码处理的扩展处理。另外,在输入接口用IC中、例如用MPEG－4标准对从输入装置输入的输入数据进行压缩处理,将压缩数据供给至多路化分离部22以进行多路化。
-
公开(公告)号：CN1346122A
公开(公告)日：2002-04-24
申请号：CN01137234.6
申请日：2001-09-29
Applicant: 精工爱普生株式会社
Inventor： 田村刚
CPC classification number: G09G3/3685 , G09G3/2014 , G09G3/3611 , G09G5/001 , G09G5/363 , G09G2300/0408 , G09G2320/0261 , G09G2330/021 , G09G2340/125
Abstract: 显示控制器包括显示数据RAM,由内部的振荡电路生成帧频率。显示数据RAM的存储区域与液晶面板的活动画面显示区域相对应,通过以帧频率从显示数据RAM读出的活动画面数据,来显示驱动液晶面板。显示控制器在显示数据RAM中写入由显示数据生成电路以低于帧频率的帧频率所生成的显示数据。在此情况下,进行这样的控制:使写入动作至少提前一条扫描线以上,然后,以帧频率读出显示数据。
-
公开(公告)号：CN109192134B
公开(公告)日：2021-10-19
申请号：CN201811131560.5
申请日：2014-03-10
Applicant: 精工爱普生株式会社
IPC: G09G3/3208 , G09G3/20
Abstract: 本发明提供一种显示装置及电子设备。被设置在显示装置中的多个像素电路的各个像素电路具有：发光元件OLED；第一晶体管，其向发光元件供给驱动电流；第二晶体管，其对数据线与第一晶体管的栅电极之间进行导通/关断；第三晶体管，其在第一晶体管的栅电极和漏极之间进行导通/关断。显示装置具有：第一保持电容，其被插入连接于多条数据线的中途，并使第一晶体管的驱动电压进行电平移位；保持电容，其对多条数据线中的各条数据线的电位进行保持。沿着列方向Y而配置N个第一保持电容，所述第一保持电容分别具有，小于在行方向X上邻接的N个像素电路的宽度、且在一个像素电路的宽度以上的电极宽度。
-
公开(公告)号：CN107123395B
公开(公告)日：2021-07-06
申请号：CN201710095596.1
申请日：2017-02-22
Applicant: 精工爱普生株式会社
Inventor： 田村刚
IPC: G09G3/3233 , G09G3/3291
Abstract: 本发明提供显示装置以及电子设备。其中，显示装置具备：多个锁存电路，该多个锁存电路锁存为了驱动多根数据线而使用的灰度数据；多个D/A转换器，该多个D/A转换器将锁存于上述多个锁存电路的灰度数据转换为多个模拟信号；多个放大器，该多个放大器分别放大从上述多个D/A转换器输出的多个模拟信号并生成多个灰度信号；以及解析电路，其解析锁存于上述多个锁存电路的灰度数据，并根据解析结果降低在至少一个放大器或者至少一个D/A转换器中流通的直流电流。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.039 seconds)
