-
公开(公告)号:CN1203351C
公开(公告)日:2005-05-25
申请号:CN98109892.4
申请日:1998-06-16
Applicant: 精工爱普生株式会社
Inventor: 平林幸哉
IPC: G02F1/133
CPC classification number: H01L27/12 , G02F1/136209 , G02F1/136277 , G02F2001/133357
Abstract: 提供一种用于实现均匀的抛光速度,而不使夹层绝缘膜变厚的结构,该半导体基片上带有用于像素选择的晶体管区。液晶板基片带有隔离膜12,第二夹层绝缘膜11,导线膜10,像素电极,和连接插头15。下部模型图形A和上部模型图形B在非像素区中的输入接线端焊盘26的周边上形成。由于在模型图形A和B上形成的第三夹层绝缘膜13的表面高度升高,防止了在该位置处的过度抛光。结果在CMP处理中实现均匀的抛光速度。
-
公开(公告)号:CN1512250A
公开(公告)日:2004-07-14
申请号:CN200310113109.8
申请日:1998-06-16
Applicant: 精工爱普生株式会社
Inventor: 平林幸哉
IPC: G02F1/136 , G02F1/1343 , H01L29/00
CPC classification number: H01L27/12 , G02F1/136209 , G02F1/136277 , G02F2001/133357
Abstract: 提供一种用于实现均匀的抛光速度,而不使夹层绝缘膜变厚的结构,该半导体基片上带有用于像素选择的晶体管区。液晶板基片带有隔离膜12,第二夹层绝缘膜11,导线膜10,像素电极,和连接插头15。下部模型图形A和上部模型图形B在非像素区中的输入接线端焊盘26的周边上形成。由于在模型图形A和B上形成的第三夹层绝缘膜13的表面高度升高,防止了在该位置处的过度抛光。结果在CMP处理中实现均匀的抛光速度。
-
公开(公告)号:CN1490653A
公开(公告)日:2004-04-21
申请号:CN03157165.4
申请日:2003-09-16
Applicant: 精工爱普生株式会社
Inventor: 平林幸哉
IPC: G02F1/136 , G02F1/1343
CPC classification number: G02F1/134309 , G02F1/1345 , G02F1/13454 , G02F2001/133388
Abstract: 该电光装置,具备:在相同面上具有多个扫描线、被设置为与上述扫描线交叉的多个信号线、被分别设置在上述扫描线和上述信号线的交叉部的多个像素电极、矩阵驱动各像素的周边驱动电路的有源矩阵基板;在一个面上设置共用电极,并且如上述共用电极和上述像素电极相对那样在上述有源矩阵基板上相对配置的对置基板;以及被夹置在上述有源矩阵基板和上述对置基板之间的液晶层;其中在上述共用电极内,除去平面看与上述周边驱动电路或者向上述周边电路供给信号的布线重合的部分。或者,也可以将上述对置基板,设置为在平面看不与上述周边驱动电路或者向上述周边驱动电路供给信号的布线重合。
-
公开(公告)号:CN100395639C
公开(公告)日:2008-06-18
申请号:CN03157165.4
申请日:2003-09-16
Applicant: 精工爱普生株式会社
Inventor: 平林幸哉
IPC: G02F1/136 , G02F1/1343
CPC classification number: G02F1/134309 , G02F1/1345 , G02F1/13454 , G02F2001/133388
Abstract: 该电光装置,具备:在相同面上具有多个扫描线、被设置为与上述扫描线交叉的多个信号线、被分别设置在上述扫描线和上述信号线的交叉部的多个像素电极、矩阵驱动各像素的周边驱动电路的有源矩阵基板;在一个面上设置共用电极,并且如上述共用电极和上述像素电极相对那样在上述有源矩阵基板上相对配置的对置基板;以及被夹置在上述有源矩阵基板和上述对置基板之间的液晶层;其中在上述共用电极内,除去平面看与上述周边驱动电路或者向上述周边电路供给信号的布线重合的部分。或者,也可以将上述对置基板,设置为在平面看不与上述周边驱动电路或者向上述周边驱动电路供给信号的布线重合。
-
公开(公告)号:CN1881061A
公开(公告)日:2006-12-20
申请号:CN200610099737.9
申请日:1998-06-16
Applicant: 精工爱普生株式会社
Inventor: 平林幸哉
IPC: G02F1/1362 , G02F1/133 , H01L27/12 , G03B21/00
Abstract: 提供一种用于实现均匀的抛光速度,而不使夹层绝缘膜变厚的结构,该半导体基片上带有用于像素选择的晶体管区。液晶板基片带有隔离膜12,第二夹层绝缘膜11,导线膜10,像素电极,和连接插头15。下部模型图形A和上部模型图形B在非像素区中的输入接线端焊盘26的周边上形成。由于在模型图形A和B上形成的第三夹层绝缘膜13的表面高度升高,防止了在该位置处的过度抛光。结果在CMP处理中实现均匀的抛光速度。
-
公开(公告)号:CN1187838C
公开(公告)日:2005-02-02
申请号:CN01116658.4
申请日:2001-04-19
Applicant: 精工爱普生株式会社
Inventor: 平林幸哉
CPC classification number: G02F1/136209 , G02F1/136213 , G02F2001/13613 , G02F2202/105
Abstract: 本发明涉及电光装置的制造方法。本发明的课题是防止因由被绝缘膜覆盖的单晶硅层构成的晶体管的沟道区成为电浮置状态而发生的衬底浮游效应,能使元件的电特性稳定。解决方法是半导体层(1a)的沟道区(1a’)具有延伸部(201)。延伸部(201)的终端部与接触孔(202)连接。该接触孔(202)与连接布线(203)连接。连接布线(203)的一端如上所述与接触孔(202)连接,同时通过邻接地形成的接触孔(204)与遮光膜(11a)连接。
-
公开(公告)号:CN100504551C
公开(公告)日:2009-06-24
申请号:CN200310113109.8
申请日:1998-06-16
Applicant: 精工爱普生株式会社
Inventor: 平林幸哉
IPC: G02F1/1343 , H01L29/00
CPC classification number: H01L27/12 , G02F1/136209 , G02F1/136277 , G02F2001/133357
Abstract: 提供一种用于实现均匀的抛光速度,而不使夹层绝缘膜变厚的结构,该半导体基片上带有用于像素选择的晶体管区。液晶板基片带有隔离膜(12),第二夹层绝缘膜(11),导线膜(10),像素电极,和连接插头(15)。下部模型图形A和上部模型图形B在非像素区中的输入接线端焊盘(26)的周边上形成。由于在模型图形A和B上形成的第三夹层绝缘膜(13)的表面高度升高,防止了在该位置处的过度抛光。结果在CMP处理中实现均匀的抛光速度。
-
公开(公告)号:CN100435013C
公开(公告)日:2008-11-19
申请号:CN200610100221.1
申请日:1998-06-16
Applicant: 精工爱普生株式会社
Inventor: 平林幸哉
IPC: G02F1/1362 , G02F1/133 , H01L27/12 , G03B21/00
Abstract: 提供一种用于实现均匀的抛光速度,而不使夹层绝缘膜变厚的结构,该半导体基片上带有用于像素选择的晶体管区。液晶板基片带有隔离膜12,第二夹层绝缘膜11,导线膜10,像素电极,和连接插头15。下部模型图形A和上部模型图形B在非像素区中的输入接线端焊盘26的周边上形成。由于在模型图形A和B上形成的第三夹层绝缘膜13的表面高度升高,防止了在该位置处的过度抛光。结果在CMP处理中实现均匀的抛光速度。
-
公开(公告)号:CN100359673C
公开(公告)日:2008-01-02
申请号:CN00131894.2
申请日:2000-07-15
Applicant: 精工爱普生株式会社
Inventor: 平林幸哉
IPC: H01L21/84 , H01L29/786 , G02F1/136
CPC classification number: H01L27/14645 , G02F1/136209 , G02F1/136213 , G02F2001/13613 , H01L27/14609 , H01L27/14623
Abstract: 本发明的目的是使粘接在单晶硅层上的绝缘体层表面平坦化。对于电子光学装置201,在透光性基板202上形成遮光层204。该遮光层不仅形成在晶体管元件形成区域(象素部),而且还形成在其周边区域,因此,在使堆积在遮光层上的绝缘体层平坦化后再粘接单晶硅层时,可提高粘接界面的质量。
-
公开(公告)号:CN1165967C
公开(公告)日:2004-09-08
申请号:CN01137232.X
申请日:2001-09-22
Applicant: 精工爱普生株式会社
Inventor: 平林幸哉
CPC classification number: G02F1/136209 , G02F1/136213 , G02F1/136227 , H01L31/02164
Abstract: 一种电光装置衬底(10)的制造方法,包含步骤:在透光衬底的一个表面上形成光屏蔽层;布图该光屏蔽层,从而至少在每个要形成晶体管元件(30)的形成区中形成布图的光屏蔽层(11a);在其上已经形成了布图的光屏蔽层的透光衬底的一个表面上形成第一绝缘层(12A);在第一绝缘层上形成第二绝缘层(12B),具有比第一绝缘层更低的抛光率;抛光第二绝缘层的表面;在第二绝缘层的抛光表面上层叠单晶硅层(206);利用单晶硅层形成每个晶体管元件。
-
-
-
-
-
-
-
-
-