在顺序写入当中进行校验处理的非易失性的存储器

    公开(公告)号:CN101189681B

    公开(公告)日:2010-10-13

    申请号:CN200680019324.3

    申请日:2006-05-26

    CPC classification number: G11C16/10 G11C16/3454 G11C2216/14

    Abstract: 当对1行中可保存8位的数据的存储阵列(100)写入16位的写入数据时,半导体存储装置(10)首先将高的位8位写入存储阵列(100)的第一写入限制行中。增量控制器(150)判定写入存储阵列(100)的现有数据的值和锁存在8位锁存寄存器(170)中并被用于写入的写入数据是否一致。当现有数据与写入数据一致时,增量控制器(150)向读/写控制器(140)发出写入许可信号(WEN1),并且对存储阵列(100)执行底的位8位的写入数据的写入。

    在顺序写入当中进行校验处理的非易失性的存储器

    公开(公告)号:CN101189681A

    公开(公告)日:2008-05-28

    申请号:CN200680019324.3

    申请日:2006-05-26

    CPC classification number: G11C16/10 G11C16/3454 G11C2216/14

    Abstract: 当对1行中可保存8位的数据的存储阵列(100)写入16位的写入数据时,半导体存储装置(10)首先将高的位8位写入存储阵列(100)的第一写入限制行中。增量控制器(150)判定写入存储阵列(100)的现有数据的值和锁存在8位锁存寄存器(170)中并被用于写入的写入数据是否一致。当现有数据与写入数据一致时,增量控制器(150)向读/写控制器(140)发出写入许可信号(WEN1),并且对存储阵列(100)执行低的位8位的写入数据的写入。

    半导体存储装置
    3.
    发明授权

    公开(公告)号:CN101189682B

    公开(公告)日:2010-10-13

    申请号:CN200680019325.8

    申请日:2006-05-26

    CPC classification number: G11C16/06 G06F21/6218 H03K23/50

    Abstract: 当输入的写入数据为存储阵列(100)的现有数据的值以上的值时,半导体存储装置(10)允许对存储阵列(100)写入所输入的写入数据。具体来说,增量控制器(150)从存储阵列(100)中读出现有数据,并与锁存于8位锁存寄存器(170)中的写入数据进行比较。当写入数据的值为现有数据的值以上时,增量控制器(150)向读/写控制器(140)输出写入允许信号(WEN1),对存储阵列(100)执行锁存于8位锁存寄存器(170)中的写入数据的写入。

    半导体存储装置
    4.
    发明公开

    公开(公告)号:CN101189682A

    公开(公告)日:2008-05-28

    申请号:CN200680019325.8

    申请日:2006-05-26

    CPC classification number: G11C16/06 G06F21/6218 H03K23/50

    Abstract: 当输入的写入数据为存储阵列(100)的现有数据的值以上的值时,半导体存储装置(10)允许对存储阵列(100)写入所输入的写入数据。具体来说,增量控制器(150)从存储阵列(100)中读出现有数据,并与锁存于8位锁存寄存器(170)中的写入数据进行比较。当写入数据的值为现有数据的值以上时,增量控制器(150)向读/写控制器(140)输出写入允许信号(WEN1),对存储阵列(100)执行锁存于8位锁存寄存器(170)中的写入数据的写入。

Patent Agency Ranking