升压电路、半导体装置及显示装置

    公开(公告)号:CN100407562C

    公开(公告)日:2008-07-30

    申请号:CN200410059409.7

    申请日:2004-06-18

    Inventor: 上条治雄

    CPC classification number: H02M3/07 H02M2001/009

    Abstract: 本发明提供了一种升压电路,其包括第1电源线~第M(M为大于等于4的整数)电源线(VL-1~VL-M)和第1电荷泵电路和第2电荷泵电路。各电荷泵电路包括第1升压电容器~第(M-2)升压电容器(Cu1~Cu(M-2)),其中,第j(1≤j≤M-2,j为整数)升压电容器在第1期间连接在第j电源线和第(j+1)电源线之间,并且在第1期间经过后的第2期间连接在第(j+1)电源线和第(j+2)电源线之间。电荷泵电路在不同的相位通过电荷泵方式生成升压电压。

    升压时钟生成电路及半导体装置

    公开(公告)号:CN1574351A

    公开(公告)日:2005-02-02

    申请号:CN200410059408.2

    申请日:2004-06-18

    Inventor: 上条治雄

    CPC classification number: H02M3/07

    Abstract: 本发明提供一种升压时钟生成电路及半导体装置,升压时钟生成电路(500)包括:第1开关电路(502),其连接在第1电源电压供给线和输出第1升压时钟的第1时钟输出线之间;第2开关电路(504),其连接在第2电源供给线和所述第1时钟输出线之间;第3开关电路(506),其连接在第3电源供给线和第2升压时钟输出的第2时钟输出线之间;第4开关电路(508),其连接在第4电源供给线和所述第2时钟输出线之间。所谓第1及第2开关电路和第3及第4开关电路分别为互斥地导通状态,第1及第3开关电路的电流驱动能力各异,第2及第4开关电路的电流驱动能力不同。

    升压电路、半导体装置及显示装置

    公开(公告)号:CN1328843C

    公开(公告)日:2007-07-25

    申请号:CN200410049936.X

    申请日:2004-06-17

    Inventor: 上条治雄

    CPC classification number: H02M3/07 H02M2001/009

    Abstract: 本发明提供了一种升压电路,包括:第1电源线VL-1~第M(M为大于等于4的整数)电源线VL-M;第1升压电容器Cu1~第(M-2)升压电容器Cu(M-2),其中,第j(1≤j≤M-2,j为整数)升压电容器在第1期间连接在第j电源线和第(j+1)电源线之间,并且在第1期间经过后的第2期间连接在第(j+1)电源线和第(j+2)电源线之间;第1稳压电容器Cs1~第(M-3)稳压电容器Cs(M-3),其中,第k(1≤k≤M-3,k为整数)稳压电容器连接在第(k+1)电源线和第(k+2)电源线之间,在第2期间积蓄从第k升压电容器的各升压电容器释放出的电荷。

    半导体集成电路及其检查方法

    公开(公告)号:CN1266755C

    公开(公告)日:2006-07-26

    申请号:CN200410004089.5

    申请日:2000-07-24

    Abstract: 本发明提供一种半导体集成电路的检查方法,其特征在于,具有:使探针接触半导体集成电路的多个焊区端子的第一工序;由上述半导体集成电路内的复位信号生成电路生成具有根据连接到上述多个焊区端子中的第一焊区端子上的负载确定的脉宽的复位信号的第二工序;在具有初始化电路的至少一个锁存电路中,由上述初始化电路根据上述复位信号对锁存器输出进行初始化的第三工序;以及通过上述多个焊区中的第二焊区,监视上述初始化电路的输出电压的第四工序。

    比较电路及电源电路
    6.
    发明授权

    公开(公告)号:CN1315261C

    公开(公告)日:2007-05-09

    申请号:CN200410102891.8

    申请日:2004-12-24

    Inventor: 上条治雄

    CPC classification number: H03K5/2481 G01R19/16519 G01R19/16542

    Abstract: 提供一种可高精度地检测电源电压下降的比较电路及电源电路。比较电路(10),在第一及第二电源线之间,包括电流镜电路CM1、差动对(20)、第一电流源CS1。差动对(20)包括:增强型n第一MOS晶体管M1,其输入信号提供给其栅电极;耗尽型n型第二MOS晶体管M2,其源极与第一MOS晶体管M1的源极连接,其阈值电压比第一MOS晶体管M1的阈值电压小。第一MOS晶体管M1的栅电极由包含p型杂质的多晶硅构成,而第二MOS晶体管M2的栅电极则由包含n型杂质的多晶硅构成,同时,连接在第一电源线上,根据第二MOS晶体管M2的漏极电压输出输出信号Vout。

    升压电路、半导体装置及显示装置

    公开(公告)号:CN1574575A

    公开(公告)日:2005-02-02

    申请号:CN200410049936.X

    申请日:2004-06-17

    Inventor: 上条治雄

    CPC classification number: H02M3/07 H02M2001/009

    Abstract: 本发明提供了一种升压电路,包括:第1电源线VL-1~第M(M为大于等于4的整数)电源线VL-M;第1升压电容器Cu1~第(M-2)升压电容器Cu(M-2),其中,第j(1≤j≤M-2,j为整数)升压电容器在第1期间连接在第j电源线和第(j+1)电源线之间,并且在第1期间经过后的第2期间连接在第(j+1)电源线和第(j+2)电源线之间;第1稳压电容器Cs1~第(M-3)稳压电容器Cs(M-3),其中,第k(1≤k≤M-3,k为整数)稳压电容器连接在第(k+1)电源线和第(k+2)电源线之间,在第2期间积蓄从第k升压电容器的各升压电容器释放出的电荷。

    半导体集成电路及其检查方法

    公开(公告)号:CN1516255A

    公开(公告)日:2004-07-28

    申请号:CN200410004089.5

    申请日:2000-07-24

    Abstract: 本发明提供一种半导体集成电路的检查方法,其特征在于,具有:使探针接触半导体集成电路的多个焊区端子的第一工序;由上述半导体集成电路内的复位信号生成电路生成具有根据连接到上述多个焊区端子中的第一焊区端子上的负载确定的脉宽的复位信号的第二工序;在具有初始化电路的至少一个锁存电路中,由上述初始化电路根据上述复位信号对锁存器输出进行初始化的第三工序;以及通过上述多个焊区中的第二焊区,监视上述初始化电路的输出电压的第四工序。

    升压电路、半导体装置及显示装置

    公开(公告)号:CN101325369B

    公开(公告)日:2011-06-08

    申请号:CN200810085971.5

    申请日:2004-06-18

    Inventor: 上条治雄

    CPC classification number: H02M3/07 H02M2001/009

    Abstract: 本发明提供了升压电路、半导体装置及显示装置。该升压电路包括第1电源线~第M(M为大于等于4的整数)电源线(VL-1~VL-M)和第1电荷泵电路和第2电荷泵电路。各电荷泵电路包括第1升压电容器~第(M-2)升压电容器(Cul~Cu(M-2)),其中,第j(1≤j≤M-2,j为整数)升压电容器在第1期间连接在第j电源线和第(j+1)电源线之间,并且在第1期间经过后的第2期间连接在第(j+1)电源线和第(j+2)电源线之间。电荷泵电路在不同的相位通过电荷泵操作生成升压电压。

    升压电路、半导体装置及显示装置

    公开(公告)号:CN101325369A

    公开(公告)日:2008-12-17

    申请号:CN200810085971.5

    申请日:2004-06-18

    Inventor: 上条治雄

    CPC classification number: H02M3/07 H02M2001/009

    Abstract: 本发明提供了升压电路、半导体装置及显示装置。该升压电路包括第1电源线~第M(M为大于等于4的整数)电源线(VL-1~VL-M)和第1电荷泵电路和第2电荷泵电路。各电荷泵电路包括第1升压电容器~第(M-2)升压电容器(Cu1~Cu(M-2)),其中,第j(1≤j≤M-2,j为整数)升压电容器在第1期间连接在第j电源线和第(j+1)电源线之间,并且在第1期间经过后的第2期间连接在第(j+1)电源线和第(j+2)电源线之间。电荷泵电路在不同的相位通过电荷泵操作生成升压电压。

Patent Agency Ranking