公开(公告)号：CN204374951U

公开(公告)日：2015-06-03

申请号：CN201520054799.2

申请日：2015-01-27

Applicant: 福建师范大学

Inventor： 黄晞 ,  周齐国

IPC: G06F13/24

Abstract: 本实用新型涉及一种神经网络处理器的中断控制器。中断控制器由误差比较器、迭代步数比较器、数据数量比较器、误差error寄存器、最小精度Emin寄存器、预设值maxepochs寄存器、迭代步数计数器、预设值num_data寄存器、数据计数器、内部总线、与门结构、中断判别寄存器、或门结构以及外部中断请求输出信号组成。误差比较器的结果输出、迭代步数比较器的结果输出同时与中断判别寄存器的一个位相连；误差比较器的结果输出和迭代步数比较器的结果输出与与门结构相连；与门结构的结果输出与中断判别寄存器的一个位相连；数据数量比较器的结果输出与中断判别寄存器的一个位相连；中断判别寄存器的四们位均与或门结构相连。

公开(公告)号：CN204595919U

公开(公告)日：2015-08-26

申请号：CN201520055022.8

申请日：2015-01-27

Applicant: 福建师范大学

Inventor： 黄晞 ,  周齐国

IPC: G06N3/063

Abstract: 本实用新型涉及一种嵌入式人工神经网络处理器的接口装置。装置由状态/控制寄存器、状态忙、中断判别电路、双FIFO样本数据存储单元、输出选择开关、双口RAM权值存储单元、结果存储单元、结构参数寄存器、输入选择开关组成。其中状态/控制寄存器与人工神经网络处理器和ARM微处理器相连接；中断判别电路与人工神经网络处理器、ARM微处理器相连接和状态/控制寄存器相连接；输入选择开关、双口RAM权值存储单元、结果存储单元、结构参数寄存器与ARM微处理器相连接；输出选择开关、双口RAM权值存储单元、结果存储单元、结构参数寄存器与人工神经网络处理器相连接。本设计可满足数据传输、存储与控制。