-
公开(公告)号：CN119253595A
公开(公告)日：2025-01-03
申请号：CN202411330445.6
申请日：2024-09-24
Applicant: 福州大学
Abstract: 本发明提出一种基于无失负荷状态集的电力系统可靠性评估方法，采用用扩展交叉熵重要抽样法，分为预抽样和正式抽样两个阶段，在这两个阶段的计算状态的失负荷量步骤中，都使用无失负荷状态集进行，减少计算量。本发明设计了由哈希表实现的无失负荷状态集，利用无失负荷状态集，通过减少求解直流负荷削减模型的次数，加速了使用扩展交叉熵重要抽样法进行状态中存在连续型随机变量的电力系统的可靠性评估的效率。
-
公开(公告)号：CN108846169B
公开(公告)日：2022-07-15
申请号：CN201810517325.5
申请日：2018-05-25
Applicant: 福州大学
IPC: G06F30/392
Abstract: 本发明提供一种基于最小植入区域约束的混合高度单元布局设计方法，其包括以下步骤：步骤S1：快速全局布局；步骤S2：对水平方向MIA冲突的单元应用基于图的聚类和重塑；步骤S3：基于MIA约束合法化；步骤S4：对单元的位置进行了分配和优化。通过添加带权重的虚拟线网，使具有同种电压的HVT/LVT单元相互更紧密的放置在一起。通过花费函数刻画Vdd/Vss约束，并通过共轭梯度大求解，可以全局的极小化线长的变化；使用基于图的聚类方法和基于匹配的方法来压缩区域面积和减少填料使用；将基于竖直方向MIA的约束转化为QP问题，使用MMSIM求解器求解；为了进一步优化布局结果，最后对单元还进行了分配和单元位置优化。
-
公开(公告)号：CN105022872B
公开(公告)日：2018-03-16
申请号：CN201510394778.X
申请日：2015-07-08
Applicant: 福州大学
IPC: G06F17/50
Abstract: 本发明涉及一种基于分解成本最小化和合法化的三图样光刻布局分解方法，该方法将三图样光刻布局分解问题分成两个阶段求解，首先将初始图样布局图转化为无向图，然后采用图缩减方法来缩小问题规模；第一阶段采用一个松弛优化模型对图样进行染色，第二阶段考虑引入缝合将一个图样分割成多个子图样的方式来消除尽可能多的冲突，实现最终染色。本发明的三图样光刻布局分解方法方法分解合理，高效快速，分解结果好。
-
公开(公告)号：CN103310071B
公开(公告)日：2016-01-06
申请号：CN201310259700.8
申请日：2013-06-26
Applicant: 福州大学
IPC: G06F17/50
Abstract: 本发明提供一种基于多级贪心随机自适应过程(GRASP)的超大规模集成电路(VLSI)电路划分方法，属于VLSI设计自动化技术领域。该方法主要结合GRASP可以快速产生较好初始解的优势，对目前主流的多级划分方法进行了改进。技术方案要点如下：(1)在粗化阶段，设计了一种桶排序方法对顶点间的连接权重进行快速排序，在此基础上，用GRASP的思想构造初始匹配,并用短交替增广路(圈)局部改进匹配结果；(2)在初始划分阶段，并用GRASP的思想构造质量较好的初始划分集合；(3)在细化阶段，结合多样性机制不断减小划分集合规模。该方法可以提供高质量的划分结果，可适应目前VLSI的版图设计自动化的需求。
-
公开(公告)号：CN103353910A
公开(公告)日：2013-10-16
申请号：CN201310259859.X
申请日：2013-06-26
Applicant: 福州大学
IPC: G06F17/50
Abstract: 本发明提供一种用于并行电路仿真的电路划分方法，属于超大规模集成电路(VLSI)设计自动化技术领域。该方法先以最小割为目标的递归的多级二路划分方法快速获取较好的初始划分，然后以最小化通信量和负载均衡为目标，用迭代改进方法不断改进划分。技术方案要点如下：(1)用递归的二路划分方法获取k路初始划分；(2)二路划分采用多级划分方法，其中在粗化阶段结合负载均衡，细化阶段限定迭代次数；(3)在迭代改进过程中，每次优先选择移动可改进负载均衡的顶点。该方法得到的划分结果满足负载均衡和较少通信量需求，可适用于VLSI并行电路仿真系统的电路划分阶段。
-
Patent Agency Ranking
公开(公告)号：CN108846187A
公开(公告)日：2018-11-20
申请号：CN201810563559.3
申请日：2018-05-25
Applicant: 福州大学
IPC: G06F17/50
Abstract: 本发明提供一种基于广义增广拉格朗日的集成电路全局布局优化方法，其包括以下步骤：步骤S1：将电路表示为超图；电路中的每个单元都被当成一个顶点；每个线网被当作是一个超边；步骤S2：提供一广义增广拉格朗日方法，并用其解决VLSI全局布局问题；步骤S3：证明了该广义增广拉格朗日方法对于全局布局问题是全局收敛的；步骤S4：将该广义增广拉格朗日方法应用于处理带有线网拥塞度约束的全局布局问题。本发明保留了二次罚方法和增广拉格朗日法的优点，并将二次罚方法平稳地过渡到了增广拉格朗日法。用该方法来求解全局布局问题时，单元可以在“二次罚”阶段迅速扩散，并为“增广拉格朗日”阶段提供一很好的初始解，最终得到高质量的结果。
-
公开(公告)号：CN108804793A
公开(公告)日：2018-11-13
申请号：CN201810542123.6
申请日：2018-05-30
Applicant: 福州大学
IPC: G06F17/50
CPC classification number: G06F17/5072 , G06F17/5081
Abstract: 本发明涉及一种最小化平均和最大移动的混合高度单元合法化方法，把电路表示为超图模型；将单元设置方向后，对齐到临近且正确匹配的电源轨道行上；对多倍行高标准单元进行预处理，并通过对目标函数和约束的分析和重构，将混合高度标准单元合法化模型规划为混合整数二次规划模型；将混合整数二次规划模型转换成二次规划模型；将二次规划模型转化为对应的线性互补模型；用基于模数的矩阵分裂迭代法来求解线性互补模型；进行行重分配以及对多倍行高标准单元进行复原；采用基于线性规划的方法和Kuhn‑Munkres算法对最小移动单元进行合法化。本发明提出的方法同时对所有的单元进行优化，可满足目前VLSI的混合高度标准单元合法化阶段的需求。
-
公开(公告)号：CN103605820B
公开(公告)日：2017-11-17
申请号：CN201310412320.3
申请日：2013-09-12
Applicant: 福州大学
IPC: G06F17/50
Abstract: 本发明涉及本发明涉及一种基于L1范数模型的超大规模集成电路(VLSI)标准单元全局布局方法，属于VLSI物理设计自动化技术领域，该方法先把电路表示为超图，将采用半周长线长计算且密度约束为非光滑的VLSI标准单元全局布局问题建模为L1范数最小化问题，然后在聚类阶段采用适用于L1范数模型的修正的最优选择聚类算法对单元进行聚类，接着在析散阶段用非线性规划全局布局方法对聚类进行析散。该方法布局合理，高效实用，布局效果好。
-
公开(公告)号：CN105022872A
公开(公告)日：2015-11-04
申请号：CN201510394778.X
申请日：2015-07-08
Applicant: 福州大学
IPC: G06F17/50
Abstract: 本发明涉及一种基于分解成本最小化和合法化的三图样光刻布局分解方法，该方法将三图样光刻布局分解问题分成两个阶段求解，首先将初始图样布局图转化为无向图，然后采用图缩减方法来缩小问题规模；第一阶段采用一个松弛优化模型对图样进行染色，第二阶段考虑引入缝合将一个图样分割成多个子图样的方式来消除尽可能多的冲突，实现最终染色。本发明的三图样光刻布局分解方法分解合理，高效快速，分解结果好。
-
公开(公告)号：CN103605820A
公开(公告)日：2014-02-26
申请号：CN201310412320.3
申请日：2013-09-12
Applicant: 福州大学
IPC: G06F17/50
Abstract: 本发明涉及本发明涉及一种基于L1范数模型的超大规模集成电路(VLSI)标准单元全局布局方法，属于VLSI物理设计自动化技术领域，该方法先把电路表示为超图，将采用半周长线长计算且密度约束为非光滑的VLSI标准单元全局布局问题建模为L1范数最小化问题，然后在聚类阶段采用适用于L1范数模型的修正的最优选择聚类算法对单元进行聚类，接着在析散阶段用非线性规划全局布局方法对聚类进行析散。该方法布局合理，高效实用，布局效果好。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.018 seconds)
