公开(公告)号：CN105553472B

公开(公告)日：2021-01-22

申请号：CN201510628480.0

申请日：2015-09-28

Applicant: 硅实验室公司

Inventor： K·W·弗纳尔德 ,  I·伊斯兰

IPC: H03L7/099 ,  H03L7/18

Abstract: 本发明涉及一种具有追赶模式、进行时钟重定时的系统和装置及相关方法。一种装置，包括响应于第一信号操作的模拟或混合信号电路系统和响应于第二信号操作的数字电路系统。该装置进一步包括信号重定时电路。信号重定时电路重定时数字信号源的输出信号从而通过重定时数字信号源的输出信号的边缘以落在第一信号的周期边界上来降低数字电路系统与模拟或混合信号电路系统之间的干扰。

公开(公告)号：CN105553472A

公开(公告)日：2016-05-04

申请号：CN201510628480.0

申请日：2015-09-28

Applicant: 硅实验室公司

Inventor： K·W·弗纳尔德 ,  I·伊斯兰

IPC: H03L7/099 ,  H03L7/18

Abstract: 本发明涉及一种具有追赶模式、进行时钟重定时的系统和装置及相关方法。一种装置，包括响应于第一信号操作的模拟或混合信号电路系统和响应于第二信号操作的数字电路系统。该装置进一步包括信号重定时电路。信号重定时电路重定时数字信号源的输出信号从而通过重定时数字信号源的输出信号的边缘以落在第一信号的周期边界上来降低数字电路系统与模拟或混合信号电路系统之间的干扰。