公开(公告)号：CN110730036B

公开(公告)日：2022-12-09

申请号：CN201910569948.1

申请日：2019-06-27

Applicant: 瞻博网络公司

Inventor： R·麦克卡里亚 ,  G·格拉梅尔

IPC: H04B10/079 ,  H04B10/038

Abstract: 在一些实施例中，一种装置包括存储器和可操作地被耦合到存储器的处理器。处理器被配置为从光转发器的前向纠错(FEC)解码器在多个时间接收第一多个预FEC误码率(BER)值，以标识第一传输路径上的劣化。处理器被配置为基于第一多个预FEC BER值来确定信号模式。处理器被配置为基于信号模式来调整包括第一阈值和第二阈值的参数集合。处理器被配置为响应于第二预FEC BER值超过第二阈值并且低于第一阈值，发送信号以触发业务重新路由到第二传输路径以减少由于第一传输路径上的劣化的业务损失。

公开(公告)号：CN110730036A

公开(公告)日：2020-01-24

申请号：CN201910569948.1

申请日：2019-06-27

Applicant: 瞻博网络公司

Inventor： R·麦克卡里亚 ,  G·格拉梅尔

IPC: H04B10/079 ,  H04B10/038

Abstract: 在一些实施例中，一种装置包括存储器和可操作地被耦合到存储器的处理器。处理器被配置为从光转发器的前向纠错(FEC)解码器在多个时间接收第一多个预FEC误码率(BER)值，以标识第一传输路径上的劣化。处理器被配置为基于第一多个预FEC BER值来确定信号模式。处理器被配置为基于信号模式来调整包括第一阈值和第二阈值的参数集合。处理器被配置为响应于第二预FEC BER值超过第二阈值并且低于第一阈值，发送信号以触发业务重新路由到第二传输路径以减少由于第一传输路径上的劣化的业务损失。