公开(公告)号：CN1561548A

公开(公告)日：2005-01-05

申请号：CN02819318.0

申请日：2002-09-11

Applicant: 皇家飞利浦电子股份有限公司

Inventor： T·J·莱塔维 ,  M·R·辛普森

IPC: H01L29/786 ,  H01L29/41 ,  H01L29/08 ,  H01L29/06 ,  H01L29/78 ,  H01L27/12

CPC classification number: H01L29/7824 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/0847 ,  H01L29/407 ,  H01L29/7825

Abstract: 一种薄层SOI高压器件(100)，其中利用三维MOS电容器结构(10)来使漂移电荷耗尽。高压半导体器件的漂移区掺杂有从源－至－漏增加的梯度电荷分布轮廓。物理地构图漂移区以便制造各个SOI条纹(16a，16b)的条纹几何图形。由介电层(22a，22b)分别纵向界定每个SOI条纹(16a和16b)，其中通过与衬底(12)电短路的导电的多电容器场板层(30)的场板纵向界定每个介电层(22a和22b)。获得的结构是由MOS场板完全封闭的薄漂移区条纹，当在SOI条纹(16a和16b)和它的封闭场板之间施加偏压时获得了三维耗尽。

公开(公告)号：CN100338779C

公开(公告)日：2007-09-19

申请号：CN02819341.5

申请日：2002-09-11

Applicant: 皇家飞利浦电子股份有限公司

Inventor： T·J·莱塔维

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/265

CPC classification number: H01L29/7813 ,  H01L21/2652 ,  H01L21/26586 ,  H01L29/42368

Abstract: 一种UMOSFET器件和一种利用多能量大角度倾斜注入(LATid)技术来制造该器件的方法，该器件包括一个在沟槽中的使沟道体掺杂区及其相应的体漂移区结、用于沉积栅绝缘层的区和相对于沟槽侧壁的场层台阶的凸缘深度得到自准直的栅。该LATid技术的能量之一是最优化的，以破坏LOCOS掩模的顶部氮化硅层。该LATid技术的其它能量用于在邻近沟槽的衬底台面中形成沟道体区。利用用于注入处于多能量的沟道掺杂物的同一倾斜角来产生注入。

公开(公告)号：CN1561547A

公开(公告)日：2005-01-05

申请号：CN02819341.5

申请日：2002-09-11

Applicant: 皇家飞利浦电子股份有限公司

Inventor： T·J·莱塔维

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/265

CPC classification number: H01L29/7813 ,  H01L21/2652 ,  H01L21/26586 ,  H01L29/42368

Abstract: 一种UMOSFET器件和一种利用多能量大角度倾斜注入(LATid)技术来制造该器件的方法，该器件包括一个在沟槽中的使沟道体掺杂区及其相应的体漂移区结、用于沉积门绝缘层的区和相对于沟槽侧壁的场层台阶的凸缘深度得到自准直的门。该LATid技术的能级之一是最优化的，以破坏LOCOS掩模的顶部氮化硅层。该LATid技术的其它能级用于在邻近沟槽的衬底台面中形成沟道体区。利用用于注入处于多能级的沟道掺杂物的同一倾斜角来产生注入。