-
公开(公告)号：CN110534575A
公开(公告)日：2019-12-03
申请号：CN201910831289.4
申请日：2019-09-04
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
Abstract: 本发明提供一种VDMOS器件，属于半导体器件技术领域。在桥式电路等需要二极管续流的应用场景，本发明提供的VDMOS器件，可利用沟道区作为续流通道，不需要再为VDMOS增加外部的反并联二极管，因此可以减小系统体积。同时利用VDMOS的沟道进行续流，对漂移区没有过剩载流子注入，不存在常规VDMOS的体二极管续流的反向恢复问题，不会带来器件漏电增加和高温特性变差等问题，也不会额外增加器件面积且工艺简单。
-
公开(公告)号：CN110534575B
公开(公告)日：2020-09-29
申请号：CN201910831289.4
申请日：2019-09-04
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
Abstract: 本发明提供一种VDMOS器件，属于半导体器件技术领域。在桥式电路等需要二极管续流的应用场景，本发明提供的VDMOS器件，可利用沟道区作为续流通道，不需要再为VDMOS增加外部的反并联二极管，因此可以减小系统体积。同时利用VDMOS的沟道进行续流，对漂移区没有过剩载流子注入，不存在常规VDMOS的体二极管续流的反向恢复问题，不会带来器件漏电增加和高温特性变差等问题，也不会额外增加器件面积且工艺简单。
-
公开(公告)号：CN110518060A
公开(公告)日：2019-11-29
申请号：CN201910845034.3
申请日：2019-09-07
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
Abstract: 本发明提供一种横向变掺杂结终端结构，包括场板、厚氧化层、第一导电类型半导体横向变掺杂区、第一导电类型半导体主结、第二导电类型半导体漂移区、第二导电类型半导体衬底、金属化漏极，第一导电类型半导体横向变掺杂区由若干个横向变掺杂子区所构成，当该终端结构承受反向耐压时，随着反向电压的增加，横向变掺杂区子区依次被完成耗尽，与常规VLD结构相比，本发明在低反偏电压下，只有少数横向变掺杂区参与耐压，减少了PN结面积，反向电流降低；正向导通时，本发明仅有与主结连在一起的第一段横向变掺杂区参与载流子注入，减小了终端区的非平衡载流子注入。
-
公开(公告)号：CN110416285A
公开(公告)日：2019-11-05
申请号：CN201910702933.8
申请日：2019-07-31
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
Abstract: 本发明提供一种超结功率DMOS器件，包括金属化漏电极、第一导电类型重掺杂半导体衬底、第一导电类型半导体柱区、第二导电类型半导体柱区、第二导电类型半导体体区、第一导电类型重掺杂半导体源区、第二导电类型重掺杂半导体接触区、多晶硅栅电极、栅介质层、金属化源电极，本发明通过在常规超结功率DMOS器件的基础上，将第一导电类型重掺杂半导体衬底由均匀掺杂改变为非均匀掺杂，避免了高掺杂衬底与低掺杂漂移区层的电场尖峰，缓解了SEB效应，从而提高其器件的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN110416285B
公开(公告)日：2024-06-07
申请号：CN201910702933.8
申请日：2019-07-31
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
Abstract: 本发明提供一种超结功率DMOS器件，包括金属化漏电极、第一导电类型重掺杂半导体衬底、第一导电类型半导体柱区、第二导电类型半导体柱区、第二导电类型半导体体区、第一导电类型重掺杂半导体源区、第二导电类型重掺杂半导体接触区、多晶硅栅电极、栅介质层、金属化源电极，本发明通过在常规超结功率DMOS器件的基础上，将第一导电类型重掺杂半导体衬底由均匀掺杂改变为非均匀掺杂，避免了高掺杂衬底与低掺杂漂移区层的电场尖峰，缓解了SEB效应，从而提高其器件的可靠性。
-
公开(公告)号：CN110518060B
公开(公告)日：2021-03-16
申请号：CN201910845034.3
申请日：2019-09-07
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
Abstract: 本发明提供一种横向变掺杂结终端结构，包括场板、厚氧化层、第一导电类型半导体横向变掺杂区、第一导电类型半导体主结、第二导电类型半导体漂移区、第二导电类型半导体衬底、金属化漏极，第一导电类型半导体横向变掺杂区由若干个横向变掺杂子区所构成，当该终端结构承受反向耐压时，随着反向电压的增加，横向变掺杂区子区依次被完成耗尽，与常规VLD结构相比，本发明在低反偏电压下，只有少数横向变掺杂区参与耐压，减少了PN结面积，反向电流降低；正向导通时，本发明仅有与主结连在一起的第一段横向变掺杂区参与载流子注入，减小了终端区的非平衡载流子注入。
-
公开(公告)号：CN109166923B
公开(公告)日：2021-03-30
申请号：CN201810991157.3
申请日：2018-08-28
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/423
Abstract: 一种屏蔽栅MOSFET，属于半导体功率器件技术领域。器件包括从下至上依次层叠设置的漏极、衬底、漂移区和金属化源极，在漂移区中设置有工作元胞区和泄流元胞区；泄流元胞区位于工作元胞旁侧，由于其不含有源极区，并且泄流元胞中屏蔽栅电极与金属化源极之间具有电阻R，使得器件动态过程中泄流元胞区的屏蔽栅电极和漂移区构成电容CDS1与电阻R形成RC回路，产生位移电流，以此使得泄流元胞相比工作元胞的静态雪崩击穿电压更低，从而将雪崩击穿点固定在泄流元胞处，故使得雪崩电流将通过泄流元胞上方的源电极流出，同时因为不存在寄生BJT，故完全杜绝了寄生BJT导通的可能性。因此，本发明能够避免寄生BJT开启所造成的二次击穿，有效提高了器件的可靠性。
-
公开(公告)号：CN109166923A
公开(公告)日：2019-01-08
申请号：CN201810991157.3
申请日：2018-08-28
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/423
Abstract: 一种屏蔽栅MOSFET，属于半导体功率器件技术领域。器件包括从下至上依次层叠设置的漏极、衬底、漂移区和金属化源极，在漂移区中设置有工作元胞区和泄流元胞区；泄流元胞区位于工作元胞旁侧，由于其不含有源极区，并且泄流元胞中屏蔽栅电极与金属化源极之间具有电阻R，使得器件动态过程中泄流元胞区的屏蔽栅电极和漂移区构成电容CDS1与电阻R形成RC回路，产生位移电流，以此使得泄流元胞相比工作元胞的静态雪崩击穿电压更低，从而将雪崩击穿点固定在泄流元胞处，故使得雪崩电流将通过泄流元胞上方的源电极流出，同时因为不存在寄生BJT，故完全杜绝了寄生BJT导通的可能性。因此，本发明能够避免寄生BJT开启所造成的二次击穿，有效提高了器件的可靠性。
-
公开(公告)号：CN209896067U
公开(公告)日：2020-01-03
申请号：CN201921232658.X
申请日：2019-07-31
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
Abstract: 本实用新型提供一种超结功率DMOS器件，包括金属化漏电极、第一导电类型重掺杂半导体衬底、第一导电类型半导体柱区、第二导电类型半导体柱区、第二导电类型半导体体区、第一导电类型重掺杂半导体源区、第二导电类型重掺杂半导体接触区、多晶硅栅电极、栅介质层、金属化源电极，本实用新型通过在常规超结功率DMOS器件的基础上，将第一导电类型重掺杂半导体衬底由均匀掺杂改变为非均匀掺杂，避免了高掺杂衬底与低掺杂漂移区层的电场尖峰，缓解了SEB效应，从而提高其器件的可靠性。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.017 seconds)
