-
公开(公告)号:CN118798101A
公开(公告)日:2024-10-18
申请号:CN202410900197.8
申请日:2024-07-05
Applicant: 电子科技大学
IPC: G06F30/33 , G06F30/337
Abstract: 本发明公开了基于矩阵不变量的S‑box仿射等价判定方法、计算机程序及终端,属于数字集成电路与密码学的技术领域,包括:对S‑box进行零点化操作,通过零点化操作,原仿射等价问题可以转化为2n个线性等价问题;利用标准正交空间矩阵(SOSM)的秩在AE变换下保持不变的性质,使用深度优先搜索方法还原出线性等价变换系数,从而判定其仿射等价性。本发明采用搜索方法找到相应的仿射变换,用SOSM对搜索过程进行剪枝,不仅保证了结果的正确性,还能大大缩小时间复杂度,提高了算法的效率。
-
公开(公告)号:CN118796149A
公开(公告)日:2024-10-18
申请号:CN202410900200.6
申请日:2024-07-05
Applicant: 电子科技大学
IPC: G06F7/505
Abstract: 本发明公开了一种基于Overlap的并行前缀加法器设计方法、电子设备和存储介质,用于在给定位宽为n的并行前缀加法器的情况下生成位宽为n+1的并行前缀加法器;设计方法包括以下步骤:获取位宽为n的并行前缀加法器的并向前缀图所对应的并行前缀序列;将并行前缀序列构造合法的n+1位的并行前缀序列;将并行前缀序列Sn+1转换为位宽为n+1的并行前缀加法器的并向前缀图,即得到位宽为n+1的并行前缀加法器。本发明通过Overlap的方式增加搜索索引searchIndex的取值数量,增加n+1位并行前缀加法器的数量,使得增加后续在对逻辑综合分析的可选性,解放在前缀空间中探索更好性能的加法器设计的可能性。
-
公开(公告)号:CN116959539A
公开(公告)日:2023-10-27
申请号:CN202310932949.4
申请日:2023-07-27
Applicant: 电子科技大学
Abstract: 本发明公开了一种供选择的容错量子逻辑电路的构造方法、电子设备和存储介质,方法包括以下步骤:获取用户的量子逻辑电路构造需求,量子逻辑电路构造需求包括以纠错能力为主、以实现时间为主、综合纠错能力和实现时间在内的性能需求;根据性能需求,提供对应类型的通用量子门库。本发明当用户需要构造量子逻辑电路时,首先获取用户的量子逻辑电路构造需求,并根据性能需求,提供对应类型的通用量子门库;同时,在现有的7码门库和15码门库的基础上,提供可以了一种可以综合纠错能力和实现时间的新的通用量子门库即非均匀门库,从而可以满足用户不同的纠错能力和实现时间的需求。
-
-