公开(公告)号：CN102340320A

公开(公告)日：2012-02-01

申请号：CN201110191727.9

申请日：2011-07-08

Applicant: 电子科技大学

Inventor： 王臣 ,  周亮 ,  詹明 ,  曾黎黎

IPC: H03M13/29 ,  H03M13/23 ,  H03M13/27

Abstract: 本发明提供一种减少译码延时、节省存储器的卷积Turbo码的译码方法。在分量译码过程中，本发明将前向递归与后向递归同时进行，前向、后向递归分为运算量相当的两个阶段，后验似然比信息在第二阶段的开始就能依次计算得到。即从开始递归运算开始至后验似然比信息运算结束时的延时，本发明相比现有的译码过程缩短了一倍。并且，现有的后验似然比运算是串行，本发明的后验似然比运算采用双向并行同时进行，所需的计算时间与递归计算的时间重合，则不需另外分配计算时间，此外，双向并行的结构可以使得用来存储状态度量的存储器减半。进一步的，通过拆分分支度量的计算，减少冗余计算并且存储分支度量的空间减半。

公开(公告)号：CN102340320B

公开(公告)日：2013-09-25

申请号：CN201110191727.9

申请日：2011-07-08

Applicant: 电子科技大学

Inventor： 王臣 ,  周亮 ,  詹明 ,  曾黎黎

IPC: H03M13/29 ,  H03M13/23 ,  H03M13/27

Abstract: 本发明提供一种减少译码延时、节省存储器的卷积Turbo码的译码方法。在分量译码过程中，本发明将前向递归与后向递归同时进行，前向、后向递归分为运算量相当的两个阶段，后验似然比信息在第二阶段的开始就能依次计算得到。即从开始递归运算开始至后验似然比信息运算结束时的延时，本发明相比现有的译码过程缩短了一倍。并且，现有的后验似然比运算是串行，本发明的后验似然比运算采用双向并行同时进行，所需的计算时间与递归计算的时间重合，则不需另外分配计算时间，此外，双向并行的结构可以使得用来存储状态度量的存储器减半。进一步的，通过拆分分支度量的计算，减少冗余计算并且存储分支度量的空间减半。