公开(公告)号：CN1862971A

公开(公告)日：2006-11-15

申请号：CN200510020880.X

申请日：2005-05-11

Applicant: 电子科技大学

Inventor： 刘皓 ,  武文杰 ,  何旭 ,  李少谦

IPC: H03M13/11 ,  H04L1/00

Abstract: 本发明公开了一种低密度校验码高速编码方法，它是通过对数据源矩阵和生成矩阵的划分，将数据源矩阵A和生成矩阵B的乘法运算转换为矩阵A的n个维数为(m×a)的子矩阵与矩阵B的n×c个维数为(a×b)的子矩阵的乘法运算。本发明LDPC的编码方法，可以通过使用SDRAM等存储器存储数据源矩阵和生成矩阵，配合FPGA实现LDPC编码器。由此实现的LDPC编码器，具有运算速度快，系统开销低，性能优良等特点。它比传统的LDPC编码方法具有更好的工程可实现性，且编码速度更快。本发明避免大矩阵相乘时，存储器的速度瓶颈问题，从而提高LDPC编码器的可实现性。

公开(公告)号：CN100414841C

公开(公告)日：2008-08-27

申请号：CN200510020880.X

申请日：2005-05-11

Applicant: 电子科技大学

Inventor： 刘皓 ,  武文杰 ,  何旭 ,  李少谦

IPC: H03M13/11 ,  H04L1/00

Abstract: 本发明公开了一种低密度校验码编码的实现方法，它是通过对数据源矩阵和生成矩阵的划分，将数据源矩阵A和生成矩阵B的乘法运算转换为矩阵A的n个维数为(m×a)的子矩阵与矩阵B的n×c个维数为(a×b)的子矩阵的乘法运算。本发明解决了大矩阵相乘时，存储器的速度瓶颈问题，从而提高LDPC编码器的可实现性。