-
公开(公告)号：CN117435904A
公开(公告)日：2024-01-23
申请号：CN202311753604.9
申请日：2023-12-20
Applicant: 电子科技大学
IPC: G06F18/2111 , G06F18/2113 , G06F18/2135 , G06F18/23 , G06F18/27 , G16C60/00
Abstract: 本发明公开了一种单一特征排序及复合特征提取方法，属于数据处理技术领域。该方法包括以下步骤：S1.构建输入数据集；S2.划分聚类；S3.分聚类进行符号回归，并将符号回归结果解码为表达式；S4.根据符号回归结果进行单一特征排序；S5.根据符号回归结果提取复合特征。本发明方法能够有效提升单一特征选择结果的可解释性，剔除不相关或冗余的特征；同时，能够显式的提取出符合领域可解释性的复合特征，从而促进跨领域之间的知识交流；此外，选取出真正相关的特征能够有效去除噪声特征带来的干扰，从而简化模型，提高模型精确度，协助理解数据产生的过程。
-
公开(公告)号：CN117454824B
公开(公告)日：2024-03-01
申请号：CN202311805382.0
申请日：2023-12-26
Applicant: 电子科技大学
IPC: G06F30/367 , G06F18/23213 , G06F111/06 , G06F115/12
Abstract: 本发明提供了基于双层多目标优化的芯片电路设计方法，属于芯片电路优化设计领域。本发明包括：电路结构初始化、元器件参数初始化、最优候选芯片电路集合初始化、参考向量初始化、上层优化、电路预选（芯片性能粗估、参考向量自适应更新、电路选择）、下层优化、优化后的芯片电路适应度评估、最优候选芯片电路集合维护。本发明通过结合人工智能中的双层优化方法和多目标进化优化方法对芯片电路进行优化，可以获得一组互补占优的电路结构的同时，寻优当前电路结构下最优的元器件参数设置，可以降低芯片设计成本，提高产品质量和性能。
-
公开(公告)号：CN116757635A
公开(公告)日：2023-09-15
申请号：CN202310720995.8
申请日：2023-06-16
Applicant: 西安电子科技大学 , 陕西省交通规划设计研究院有限公司
IPC: G06Q10/10 , G06Q10/0631 , G06Q50/08 , G06F16/215 , G06F16/26 , G06F16/29 , G06V20/40 , G06V20/52 , G06V10/774 , G06V10/82 , G06N3/0464 , G06N3/084
Abstract: 一种工程勘察信息化监控管理系统及方法，系统包括工程勘察信息采集APP、工程勘察信息管理Web平台和数据库；监控管理方法为：工程勘察信息采集APP用于采集、填写数据并上传存储至数据库中，工程勘察信息管理Web平台用于对数据库中的数据访问、查询、分析以及样表生成；本发明通过在勘察现场架设监控设备，并在系统中嵌入改进后的YOLOv5模型，能让勘察人员远程监管、及时提供指导，且随时查看勘察现场录制视频，实时检测标准贯入、动力触探实验中用到的落锤，进而完成了自动统计试验中落锤锤击次数的任务，统计数据自动化及全过程可追溯；通过建立一种在线审核机制，让勘察现场人员上传的数据能及时得到审核及修正，无需二次录入，具有实时性高、准确性高的特点。
-
Patent Agency Ranking
公开(公告)号：CN114692896A
公开(公告)日：2022-07-01
申请号：CN202210208397.8
申请日：2022-03-04
Applicant: 电子科技大学
IPC: G06N20/20
Abstract: 本发明属于机器学习领域，具体涉及一种面向集成学习的基模型池智能生成方法。在本发明中，先通过训练集T和集成模型信息初始化若干基模型，并构建基模型到多目标优化方法的解的映射规则；然后采用多目标寻优方法求解出集成学习中基模型生成问题的帕累托阈值前沿S，S表示为一组遴选基模型的解集。根据验证集V和指定的筛选规则选择指定数量的基模型，最后将选出的基模型作为集成学习的基模型，按照并行集成的方法构建集成模型。与现有技术相比，本发明数据利用率高，且遴选出的基模型更加优质。
-
公开(公告)号：CN117910410A
公开(公告)日：2024-04-19
申请号：CN202410309468.2
申请日：2024-03-19
Applicant: 电子科技大学
IPC: G06F30/373 , G06F30/367 , G06F111/06
Abstract: 本发明提供了一种大规模多目标模拟芯片电路进化优化设计方法，属于进化计算与超大规模集成电路领域。本发明的差分分组模块采用决策变量与优化目标间的向前差分信息对决策变量进行分组，能够清晰地反应决策变量与优化目标间变化趋势的一致性；针对属于不同差分分组的决策变量采用具有不同策略的优化算法进行自适应合作协同进化，能够将高维的问题分解为一组低维子问题，对问题进行降维；优化算法添加分组模块置信度自适应策略以自适应调整决策变量的分组，增加了分组模块的分组结果可信度与结果的严谨性。
-
公开(公告)号：CN117435904B
公开(公告)日：2024-03-15
申请号：CN202311753604.9
申请日：2023-12-20
Applicant: 电子科技大学
IPC: G06F18/2111 , G06F18/2113 , G06F18/2135 , G06F18/23 , G06F18/27 , G16C60/00
Abstract: 本发明公开了一种单一特征排序及复合特征提取方法，属于数据处理技术领域。该方法包括以下步骤：S1.构建输入数据集；S2.划分聚类；S3.分聚类进行符号回归，并将符号回归结果解码为表达式；S4.根据符号回归结果进行单一特征排序；S5.根据符号回归结果提取复合特征。本发明方法能够有效提升单一特征选择结果的可解释性，剔除不相关或冗余的特征；同时，能够显式的提取出符合领域可解释性的复合特征，从而促进跨领域之间的知识交流；此外，选取出真正相关的特征能够有效去除噪声特征带来的干扰，从而简化模型，提高模型精确度，协助理解数据产生的过程。
-
公开(公告)号：CN117454824A
公开(公告)日：2024-01-26
申请号：CN202311805382.0
申请日：2023-12-26
Applicant: 电子科技大学
IPC: G06F30/367 , G06F18/23213 , G06F111/06 , G06F115/12
Abstract: 本发明提供了基于双层多目标优化的芯片电路设计方法，属于芯片电路优化设计领域。本发明包括：电路结构初始化、元器件参数初始化、最优候选芯片电路集合初始化、参考向量初始化、上层优化、电路预选（芯片性能粗估、参考向量自适应更新、电路选择）、下层优化、优化后的芯片电路适应度评估、最优候选芯片电路集合维护。本发明通过结合人工智能中的双层优化方法和多目标进化优化方法对芯片电路进行优化，可以获得一组互补占优的电路结构的同时，寻优当前电路结构下最优的元器件参数设置，可以降低芯片设计成本，提高产品质量和性能。
-
公开(公告)号：CN117910410B
公开(公告)日：2024-05-31
申请号：CN202410309468.2
申请日：2024-03-19
Applicant: 电子科技大学
IPC: G06F30/373 , G06F30/367 , G06F111/06
Abstract: 本发明提供了一种大规模多目标模拟芯片电路进化优化设计方法，属于进化计算与超大规模集成电路领域。本发明的差分分组模块采用决策变量与优化目标间的向前差分信息对决策变量进行分组，能够清晰地反应决策变量与优化目标间变化趋势的一致性；针对属于不同差分分组的决策变量采用具有不同策略的优化算法进行自适应合作协同进化，能够将高维的问题分解为一组低维子问题，对问题进行降维；优化算法添加分组模块置信度自适应策略以自适应调整决策变量的分组，增加了分组模块的分组结果可信度与结果的严谨性。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.017 seconds)
