-
公开(公告)号：CN105656603B
公开(公告)日：2019-02-19
申请号：CN201610008965.4
申请日：2016-01-05
Applicant: 电子科技大学
IPC: H04L1/00
Abstract: 本发明公开了一种基于树修剪的SCMA译码方法，包括以下步骤：S1、基于树修剪方法计算信道残差；S2、根据所述信道残差和变量节点的对数域信息，更新物理资源节点的对数域信息；S3、根据所述物理资源节点的对数域信息，更新变量节点的对数域信息，完成一次迭代并记录当前迭代次数；S4、判断当前迭代次数是否小于预设值，若是，则将S3中得到的变量节点的对数域信息代入S2中再次进行迭代计算，若否，则停止迭代；S5、将S3中当前变量节点的对数域信息进行输出。本发明采用树修剪的方法计算信道残差能够在几乎不损失性能的条件下将算法整体复杂度进一步降低20%，大大提高了SCMA算法的计算效率。
-
公开(公告)号：CN105406909A
公开(公告)日：2016-03-16
申请号：CN201510708925.6
申请日：2015-10-27
Applicant: 电子科技大学
IPC: H04B7/04
CPC classification number: H04B7/0413
Abstract: 本发明公开了基于内迭代干扰消除的MIMO检测方法，包括如下步骤：S1、接收信号y左乘信道矩阵HH；S2、初始估计符号序列s＝0；S3、根据接收信号y计算HHH的主对角元素；S4、根据最小欧氏距离准则在星座空间内搜索最优判决符号sDDE，将最优判决符号sDDE作为接收符号进行输出；S5、根据所述S4步骤输出的信息计算干扰项；S6、所述接收符号减去所述干扰项，得到更新的接收符号；S7、使用所述更新的接收符号更新所述判决符号，得到更新的判决符号；S8、重复执行所述S4-S7步骤，当重复次数达到预设值时，输出当前S6步骤的结果。相比传统的检测方法，本发明的检测方法运用在大规模MIMO系统中，不涉及矩阵乘法和矩阵求逆运算，能够降低检测算法的复杂度，提高检测算法的性能。
-
公开(公告)号：CN106059597B
公开(公告)日：2019-03-19
申请号：CN201610333468.1
申请日：2016-05-19
Applicant: 电子科技大学
IPC: H03M13/29
Abstract: 本发明公开了一种基于概率Turbo译码器的有符号概率计算单元，其特征在于，所述概率计算单元中的概率加法器包括随机比特计算模块、符号比特计算模块及饱和进位存储更新模块；所述随机比特计算模块完成随机比特计算；所述符号比特计算模块完成符号位比特计算；所述饱和进位存储更新模块实现饱和进位的存储更新。相比传统的概率加法器和概率归一化方法，本发明公开的概率计算单元实现方法精度更高，和快速收敛的特点，将其应用于概率Turbo译码器时，能够显著提高译码器译码性能并同时能够急剧降低译码周期数，基于本发明实现方法的概率Turbo译码器具有高吞吐，低复杂度和高性能的特点。
-
公开(公告)号：CN105406909B
公开(公告)日：2018-12-11
申请号：CN201510708925.6
申请日：2015-10-27
Applicant: 电子科技大学
IPC: H04B7/0413
Abstract: 本发明公开了基于内迭代干扰消除的MIMO检测方法，包括如下步骤：S1、接收信号y左乘信道矩阵HH；S2、初始估计符号序列s＝0；S3、根据接收信号y计算HHH的主对角元素；S4、根据最小欧氏距离准则在星座空间内搜索最优判决符号sDDE，将最优判决符号sDDE作为接收符号进行输出；S5、根据所述S4步骤输出的信息计算干扰项；S6、所述接收符号减去所述干扰项，得到更新的接收符号；S7、使用所述更新的接收符号更新所述判决符号，得到更新的判决符号；S8、重复执行所述S4‑S7步骤，当重复次数达到预设值时，输出当前S6步骤的结果。相比传统的检测方法，本发明的检测方法运用在大规模MIMO系统中，不涉及矩阵乘法和矩阵求逆运算，能够降低检测算法的复杂度，提高检测算法的性能。
-
公开(公告)号：CN105656603A
公开(公告)日：2016-06-08
申请号：CN201610008965.4
申请日：2016-01-05
Applicant: 电子科技大学
IPC: H04L1/00
CPC classification number: H04L1/0048 , H04L1/005 , H04L1/0052
Abstract: 本发明公开了一种基于树修剪的SCMA译码方法，包括以下步骤：S1、基于树修剪方法计算信道残差；S2、根据所述信道残差和变量节点的对数域信息，更新物理资源节点的对数域信息；S3、根据所述物理资源节点的对数域信息，更新变量节点的对数域信息，完成一次迭代并记录当前迭代次数；S4、判断当前迭代次数是否小于预设值，若是，则将S3中得到的变量节点的对数域信息代入S2中再次进行迭代计算，若否，则停止迭代；S5、将S3中当前变量节点的对数域信息进行输出。本发明采用树修剪的方法计算信道残差能够在几乎不损失性能的条件下将算法整体复杂度进一步降低20%，大大提高了SCMA算法的计算效率。
-
Patent Agency Ranking
公开(公告)号：CN106330207B
公开(公告)日：2019-01-29
申请号：CN201610707577.5
申请日：2016-08-22
Applicant: 电子科技大学 , 南京阿尔法莱瑞通信技术有限公司
IPC: H03M13/37
Abstract: 本发明公开了一种基于Turbo‑SCMA系统的联合检测译码方法，所述方法基于的装置包括初始化模块、SCMA检测模块、信息交换模块和Turbo译码模块，而且本发明基于Turbo‑SCMA系统的联合检测译码方法通过采用联合迭代译码的方式，使得检测器和译码器之间的外信息交换更频繁，更快收敛。因此，本发明在不损失译码性能的条件下，大幅度降低系统的检测译码复杂度，而且与传统的迭代译码算法相比，本发明适当地增加迭代次数，能够显著地提升译码性能。
-
公开(公告)号：CN105790775B
公开(公告)日：2019-01-29
申请号：CN201610334985.0
申请日：2016-05-19
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于概率Turbo译码器的概率计算单元，所述概率计算单元中的概率加法器包括第一输入模块、第一全加器、第一寄存器、第一或门、第二或门及第三或门；所述第一输入模块与所述第一全加器连接；所述第一寄存器与所述第一全加器连接，存储饱和进位结果；所述第一寄存器对所述第一全加器进行正反馈，并与所述第一或门连接；所述第一或门实现对饱和进位结果是否大于0的判决功能；所述第二或门与所述第一输入模块连接，实现对当前译码时刻输入随机比特是否大于0的判决功能；所述第三或门连接所述第一或门及所述第二或门，输出概率加法器结果序列，同时对所述第一全加器进行负反馈。此概率计算单元具有精度高和快速收敛的特点。
-
公开(公告)号：CN105790775A
公开(公告)日：2016-07-20
申请号：CN201610334985.0
申请日：2016-05-19
Applicant: 电子科技大学
CPC classification number: H03M13/23 , H03M13/2775
Abstract: 本发明公开了一种基于概率Turbo译码器的概率计算单元，所述概率计算单元中的概率加法器包括第一输入模块、第一全加器、第一寄存器、第一或门、第二或门及第三或门；所述第一输入模块与所述第一全加器连接；所述第一寄存器与所述第一全加器连接，存储饱和进位结果；所述第一寄存器对所述第一全加器进行正反馈，并与所述第一或门连接；所述第一或门实现对饱和进位结果是否大于0的判决功能；所述第二或门与所述第一输入模块连接，实现对当前译码时刻输入随机比特是否大于0的判决功能；所述第三或门连接所述第一或门及所述第二或门，输出概率加法器结果序列，同时对所述第一全加器进行负反馈。此概率计算单元具有精度高和快速收敛的特点。
-
公开(公告)号：CN106330207A
公开(公告)日：2017-01-11
申请号：CN201610707577.5
申请日：2016-08-22
Applicant: 电子科技大学 , 南京阿尔法莱瑞通信技术有限公司
IPC: H03M13/37
CPC classification number: H03M13/37
Abstract: 本发明公开了一种基于Turbo-SCMA系统的联合检测译码方法，所述方法基于的装置包括初始化模块、SCMA检测模块、信息交换模块和Turbo译码模块，而且本发明基于Turbo-SCMA系统的联合检测译码方法通过采用联合迭代译码的方式，使得检测器和译码器之间的外信息交换更频繁，更快收敛。因此，本发明在不损失译码性能的条件下，大幅度降低系统的检测译码复杂度，而且与传统的迭代译码算法相比，本发明适当地增加迭代次数，能够显著地提升译码性能。
-
公开(公告)号：CN106059597A
公开(公告)日：2016-10-26
申请号：CN201610333468.1
申请日：2016-05-19
Applicant: 电子科技大学
IPC: H03M13/29
CPC classification number: H03M13/2957
Abstract: 本发明公开了一种基于概率Turbo译码器的有符号概率计算单元，其特征在于，所述概率计算单元中的概率加法器包括随机比特计算模块、符号比特计算模块及饱和进位存储更新模块；所述随机比特计算模块完成随机比特计算；所述符号比特计算模块完成符号位比特计算；所述饱和进位存储更新模块实现饱和进位的存储更新。相比传统的概率加法器和概率归一化方法，本发明公开的概率计算单元实现方法精度更高，和快速收敛的特点，将其应用于概率Turbo译码器时，能够显著提高译码器译码性能并同时能够急剧降低译码周期数，基于本发明实现方法的概率Turbo译码器具有高吞吐，低复杂度和高性能的特点。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.018 seconds)
