公开(公告)号：CN116112019A

公开(公告)日：2023-05-12

申请号：CN202211394444.9

申请日：2022-11-08

Applicant: 瑞萨电子株式会社

Inventor： P·法杰梅加 ,  西野辰郎 ,  清水健央

IPC: H03M1/38 ,  H03M1/10

Abstract: 本公开涉及半导体装置、模数转换器和模数转换方法。一种半导体装置包括逐次逼近模数(AD)转换器，该AD转换器被配置为执行对模拟输入信号进行采样的过程和逐次逼近过程，执行AD转换过程，并且输出数字输出信号。AD转换器包括上部DAC、冗余DAC、下部DAC、比较器、控制电路和校正电路，比较器被配置为比较比较参考电压与上部DAC、冗余DAC和下部DAC的输出电压，控制电路被配置为基于比较器的比较结果控制由上部DAC、冗余DAC和下部DAC进行的逐次逼近，并且生成数字输出信号。校正电路包括误差校正电路和平均电路，误差校正电路被配置为利用冗余位校正高位的误差，平均电路被配置为计算多次供应的多个低位的转换值的平均值。

公开(公告)号：CN103427799B

公开(公告)日：2017-05-03

申请号：CN201310182445.1

申请日：2013-05-16

Applicant: 瑞萨电子株式会社

Inventor： 清水健央 ,  浅井俊雄

IPC: H03K3/023

CPC classification number: G05B19/408 ,  G05B15/02 ,  G05B2219/37479 ,  G06F9/30007 ,  G06F9/3001 ,  H02N2/14 ,  H02N2/16 ,  H03K5/15013 ,  H03K7/08

Abstract: 本发明涉及半导体集成电路及其操作方法。期望降低对于脉冲输出信号的定时调整而要由CPU执行的计算量或内置存储器中的所需存储空间量。脉冲生成电路的相位运算电路中的数字乘法电路通过使在相位调整数据寄存器中的相位角改变值乘以在周期数据寄存器中的计数最大值Nmax，来生成乘法输出信号。数字除法电路通过使乘法输出信号除以一个周期的相位角360度，来生成除法输出信号。数字加法电路将除法输出信号与上升设定/下降设定计数值相加，并且减法电路从这些值中减去除法输出信号。加法和减法生成使相位延迟/提前相位角改变值所需要的新的上升设定/下降设定计数值。

公开(公告)号：CN103427799A

公开(公告)日：2013-12-04

申请号：CN201310182445.1

申请日：2013-05-16

Applicant: 瑞萨电子株式会社

Inventor： 清水健央 ,  浅井俊雄

IPC: H03K3/023

CPC classification number: G05B19/408 ,  G05B15/02 ,  G05B2219/37479 ,  G06F9/30007 ,  G06F9/3001 ,  H02N2/14 ,  H02N2/16 ,  H03K5/15013 ,  H03K7/08

Abstract: 本发明涉及半导体集成电路及其操作方法。期望降低对于脉冲输出信号的定时调整而要由CPU执行的计算量或内置存储器中的所需存储空间量。脉冲生成电路的相位运算电路中的数字乘法电路通过使在相位调整数据寄存器中的相位角改变值乘以在周期数据寄存器中的计数最大值Nmax，来生成乘法输出信号。数字除法电路通过使乘法输出信号除以一个周期的相位角360度，来生成除法输出信号。数字加法电路将除法输出信号与上升设定/下降设定计数值相加，并且减法电路从这些值中减去除法输出信号。加法和减法生成使相位延迟/提前相位角改变值所需要的新的上升设定/下降设定计数值。