公开(公告)号：CN1677848B

公开(公告)日：2011-07-13

申请号：CN200510004081.3

申请日：2005-01-10

Applicant: 瑞萨电子株式会社

Inventor： 栗山哲 ,  山胁大造 ,  田中聪

IPC: H03F3/60

CPC classification number: H04B1/0483 ,  H04B1/0458

Abstract: 本发明的高频电路装置，具有：放大器，至少对2种调制方式的信号进行功率放大；匹配电路，与上述放大器的输出端子连接；第1路径，在上述匹配电路和天线之间包括双工器，上述放大器与上述天线相耦合，上述放大器与上述天线之间设有上述匹配电路和双工器；以及第2路径，不包括上述双工器，上述放大器与上述天线相耦合，上述放大器与上述天线之间设有上述匹配电路；在上述放大器放大上述至少2种调制方式中的一种信号时，选择上述第1路径；在上述放大器放大上述至少2种调制方式中的另一种信号时，选择上述第2路径；对于上述第1路径和上述第2路径，上述放大器的输出阻抗和从上述放大器往上述天线侧看去的阻抗相匹配。

公开(公告)号：CN101662823B

公开(公告)日：2013-01-30

申请号：CN200910166617.X

申请日：2009-08-24

Applicant: 瑞萨电子株式会社

Inventor： 上妻央 ,  山胁大造 ,  赤峰幸德 ,  前田功治

IPC: H04W52/02 ,  H04M1/73 ,  H03K19/003

CPC classification number: G06F1/3296 ,  G06F1/12 ,  G06F13/4243 ,  H04W52/0274 ,  Y02D10/14 ,  Y02D10/151 ,  Y02D70/00 ,  Y02D70/1224

Abstract: 本发明提供一种可以输入接口降低适合于有效载荷数据的采样的时钟信号的相位的数据采样单元的功耗的半导体集成电路及其动作方法。半导体集成电路(9)具备输入接口(5)和内部核心电路(72、73、75)。输入接口(5)包括迟滞电路(45)和数据采样单元(4)。迟滞电路(45)对第一和上述第二输入阈值(VthL、VthH)之间的输入信号进行检测。数据采样单元(4)按照同步信号来选择适合于数据的采样的采样时钟信号的相位，对有效载荷数据进行采样。在检测到休眠指令的情况下，休眠信号被提供给上述内部核心电路(72、73、75)和数据采样单元(4)，将其控制成休眠模式。

公开(公告)号：CN102163981A

公开(公告)日：2011-08-24

申请号：CN201010574286.6

申请日：2010-11-29

Applicant: 瑞萨电子株式会社

Inventor： 前田功治 ,  山胁大造 ,  赤峰幸德

IPC: H04B1/16 ,  H04B17/00 ,  H04L27/00 ,  H03D7/16

CPC classification number: H04L27/3863 ,  H04B17/0085 ,  H04B17/21 ,  H04L25/06

Abstract: 本发明提供一种通信用半导体集成电路及其工作方法。集成电路包括：低噪声放大器(1)；接收混频器(3、4)；接收VCO(19)；解调处理电路(5…12)；调制处理电路(32…32)；发送混频器(28、28)；发送VCO(22)；二阶特性失真校正电路(42)；正交接收信号校正电路(13)及测试信号生成器(20)。测试信号生成器(20)利用VCO(22)生成第一测试信号和第二测试信号。在二阶失真特性校正模式下第一测试信号被提供给接收混频器期间，校正电路(42)改变接收混频器的工作参数而将二阶失真特性校正到最佳状态。在正交接收信号校正模式下第二测试信号被提供给接收混频器期间，校正电路(13)将正交接收信号(I、Q)的失配校正到最佳状态。本发明能够减轻进行二阶特性和I/Q失配这两个校正工作的测试信号发生电路的芯片占有面积的增大。

公开(公告)号：CN102163981B

公开(公告)日：2014-12-10

申请号：CN201010574286.6

申请日：2010-11-29

Applicant: 瑞萨电子株式会社

Inventor： 前田功治 ,  山胁大造 ,  赤峰幸德

IPC: H04B1/16 ,  H04B17/00 ,  H04L27/00 ,  H03D7/16

CPC classification number: H04L27/3863 ,  H04B17/0085 ,  H04B17/21 ,  H04L25/06

Abstract: 本发明提供一种通信用半导体集成电路及其工作方法。集成电路包括：低噪声放大器(1)；接收混频器(3、4)；接收VCO(19)；解调处理电路(5…12)；调制处理电路(32…32)；发送混频器(28、28)；发送VCO(22)；二阶特性失真校正电路(42)；正交接收信号校正电路(13)及测试信号生成器(20)。测试信号生成器(20)利用VCO(22)生成第一测试信号和第二测试信号。在二阶失真特性校正模式下第一测试信号被提供给接收混频器期间，校正电路(42)改变接收混频器的工作参数而将二阶失真特性校正到最佳状态。在正交接收信号校正模式下第二测试信号被提供给接收混频器期间，校正电路(13)将正交接收信号(I、Q)的失配校正到最佳状态。本发明能够减轻进行二阶特性和I/Q失配这两个校正工作的测试信号发生电路的芯片占有面积的增大。

公开(公告)号：CN102075488A

公开(公告)日：2011-05-25

申请号：CN201010552210.3

申请日：2010-11-17

Applicant: 瑞萨电子株式会社

Inventor： 中村宝弘 ,  山胁大造 ,  乘松崇泰 ,  木原崇雄

IPC: H04L27/36

CPC classification number: H04L27/36

Abstract: 本发明提供一种正交调制器和内置正交调制器的半导体集成电路，该正交调制器具有第一至第四晶体管(M1～M4)、第一节点(N1)、第二节点(N2)以及第一输出节点(Nout)。向(M1～M4)的输入电极分别供给非反转同相模拟信号(BBI)、反转同相模拟信号(BBIB)、非反转正交模拟信号(BBQ)以及反转正交模拟信号(BBQB)。(M1～M4)的控制电极分别响应非反转同相RF信号(LOI)、反转同相RF信号(LOIB)、非反转正交RF信号(LOQ)以及反转正交RF信号(LOQB)。(M1)、(M2)的输出电极与(N1)连接，(M3)、(M4)的输出电极与(N2)连接。第一高通滤波器(HPF1)连接在(N1)与(Nout)之间，第二高通滤波器(HPF2)连接在(N2)与(Nout)之间。该正交调制器噪声特征低、线性良好、功耗低。