公开(公告)号：CN103677189B

公开(公告)日：2018-08-10

申请号：CN201310438120.5

申请日：2013-09-24

Applicant: 瑞萨电子株式会社

Inventor： 时冈良宜 ,  小林聡一 ,  大泉晶

IPC: G06F1/24 ,  G06F1/32

CPC classification number: G06F1/3296 ,  G06F1/24 ,  G06F1/26 ,  G06F1/3203 ,  G06F1/3234 ,  H03K17/223 ,  H03L5/00 ,  Y02D10/172 ,  Y02D50/20

Abstract: 本发明涉及半导体装置，并且提供一种能够减少上电时浪费的待机时间的半导体装置。在该半导体装置中，内部电路的复位如下所述的那样被取消。当存储于存储部中的数据信号处于“0”时，通过使内部复位信号在上电复位信号的上升沿之后已经过相对较短的时间时变为高电平来取消复位。当数据信号处于“1”时，通过使内部复位信号在上电复位信号的上升沿之后已经过相对较长的时间时变为高电平来取消复位。因此，可通过将在逻辑上等同于电源电压的上升时间的数据信号写入存储部来减少上电时浪费的待机时间。

公开(公告)号：CN103677189A

公开(公告)日：2014-03-26

申请号：CN201310438120.5

申请日：2013-09-24

Applicant: 瑞萨电子株式会社

Inventor： 时冈良宜 ,  小林聡一 ,  大泉晶

IPC: G06F1/24 ,  G06F1/32

CPC classification number: G06F1/3296 ,  G06F1/24 ,  G06F1/26 ,  G06F1/3203 ,  G06F1/3234 ,  H03K17/223 ,  H03L5/00 ,  Y02D10/172 ,  Y02D50/20

Abstract: 本发明涉及半导体装置，并且提供一种能够减少上电时浪费的待机时间的半导体装置。在该半导体装置中，内部电路的复位如下所述的那样被取消。当存储于存储部中的数据信号处于“0”时，通过使内部复位信号在上电复位信号的上升沿之后已经过相对较短的时间时变为高电平来取消复位。当数据信号处于“1”时，通过使内部复位信号在上电复位信号的上升沿之后已经过相对较长的时间时变为高电平来取消复位。因此，可通过将在逻辑上等同于电源电压的上升时间的数据信号写入存储部来减少上电时浪费的待机时间。