公开(公告)号：CN114141854A

公开(公告)日：2022-03-04

申请号：CN202111019390.3

申请日：2021-09-01

Applicant: 瑞萨电子株式会社

Inventor： 今井朋弘 ,  中泽芳人 ,  永久克己

IPC: H01L29/06 ,  H01L29/739 ,  H01L21/331

Abstract: 本公开涉及半导体器件及其制造方法。提供一种IGBT，能够在降低包括IGBT的半导体器件的泄漏电流的同时处理高速切换。根据一个实施例的半导体器件包括IGBT，该IGBT包括p型集电极层和位错抑制层，p型集电极层在硅衬底的背表面上，位错抑制层用于与p型集电极层中的硅形成异质结。位错抑制层包括硅锗(SiGe)层。

公开(公告)号：CN118248691A

公开(公告)日：2024-06-25

申请号：CN202311645320.8

申请日：2023-12-04

Applicant: 瑞萨电子株式会社

Inventor： 今井朋弘 ,  中泽芳人

IPC: H01L27/085 ,  H01L29/739 ,  H01L29/06 ,  H01L21/8222

Abstract: 本公开的各实施例涉及半导体器件及其制造方法。增强了半导体器件的性能。浮置区域覆盖有源单元中的沟槽的底部表面。另外，该浮置区域覆盖无源单元中的沟槽的底部表面以到达该无源单元中的一对沟槽之间的半导体衬底。无源单元中的基极区域与该浮置区域之间的距离比该有源单元中的该基极区域与该浮置区域之间的距离小。

公开(公告)号：CN116266535A

公开(公告)日：2023-06-20

申请号：CN202211613840.6

申请日：2022-12-15

Applicant: 瑞萨电子株式会社

Inventor： 林志超 ,  大形公士 ,  高桥幸雄 ,  今井朋弘 ,  吉田哲也

IPC: H01L21/331 ,  H01L29/739 ,  H01L29/06

Abstract: 本公开涉及一种半导体器件及其制造方法，栅电极经由栅极绝缘膜被形成在沟槽内部。在半导体衬底上形成的栅极绝缘膜被去除。绝缘膜被形成在半导体衬底上。p型基极区被形成在半导体衬底中。n型发射极区被形成在基极区中。对半导体衬底执行氢退火工艺。基极区与发射极区之间的边界位于比在沟槽的侧表面与栅极绝缘膜之间形成的绝缘膜深的位置。

公开(公告)号：CN116230759A

公开(公告)日：2023-06-06

申请号：CN202211419576.2

申请日：2022-11-14

Applicant: 瑞萨电子株式会社

Inventor： 今井朋弘

IPC: H01L29/739 ,  H01L23/532 ,  H01L23/528 ,  H01L23/48 ,  H01L21/331

Abstract: 本公开涉及一种半导体器件及其制造方法。层间绝缘膜包括在半导体层上形成的第一绝缘膜和在第一绝缘膜上形成的第二绝缘膜。第一绝缘膜是氧化硅膜，第二绝缘膜是BPSG膜。第二绝缘膜的厚度大于第一绝缘膜的厚度。接触孔由第一接触孔和第二接触孔形成。第一接触孔贯穿发射极区并且到达基极区。第二接触孔被形成在第一绝缘膜和第二绝缘膜中并且与第一接触孔连通。第二接触孔的开口宽度大于第一接触孔的开口宽度。

公开(公告)号：CN114141855A

公开(公告)日：2022-03-04

申请号：CN202111028200.4

申请日：2021-09-02

Applicant: 瑞萨电子株式会社

Inventor： 中泽芳人 ,  今井朋弘

IPC: H01L29/06 ,  H01L29/739 ,  H01L21/331

Abstract: 本公开提供了一种半导体器件及其制造方法。根据一个实施例的一种半导体器件包括在硅衬底的背表面上具有p型集电极层和n型场截止层的IGBT。n型场截止层被选择性地设置在p型集电极层的上侧，使得n型场截止层的第一端部以预定距离与硅衬底的第一侧表面分开，并且在硅衬底的第一侧表面与n型场截止层的第一端部之间设置有n型漂移层。n型漂移层的杂质浓度低于n型场截止层的杂质浓度。