时间交错模数转换器
    1.
    发明授权

    公开(公告)号:CN111512557B

    公开(公告)日:2023-11-03

    申请号:CN201780097900.4

    申请日:2017-12-22

    Abstract: 公开了一种ADC(50)。ADC(50)包括被配置为以时间交错方式操作的多个子ADC(A1‑AM)和被配置为接收ADC(50)的模拟输入信号的采样电路(60),其中,采样电路(60)对于所有的子ADC(A1‑AM)是公共的。ADC(50)进一步包括被配置为生成用于ADC(50)的校准的测试信号的测试信号生成电路(65)。采样电路(60)具有被配置为接收模拟输入信号的第一输入(61)和被配置为接收测试信号的第二输入(62);采样电路(60)包括放大器电路(90)和被连接在放大器电路(90)的输出与放大器电路(90)的输入之间的第一反馈开关(s1)。第一反馈开关(s1)被配置为在第一时钟相位期间闭合而在与第一时钟相位不重叠的第二时钟相位期间断开。另外,采样电路(60)包括输入电路(95),输入电路(95)包括一个或多个电容器(C1、C2),每个电容器具有第一节点和第二节点。此外,采样电路(60)包括采样开关(100),采样开关(100)将第一输入(61)和第二输入(62)与输入电路(95)中的电容器(C1、C2)的节点进行连接,以对被表示为输入电路(95)中的电容器上的电荷的模拟输入信号和测试信号进行采样。输入电路(95)中的电容器中的每个电容器被配置为在第二时钟相位期间利用该每个电容器的第二节点连接到放大器电路(90)的输入。采样电路(60)包括被连接在放大器电路(90)的输出与输入电路(95)中的电容器(C1)中的至少一个电容器的第一节点之间的第二反馈开关(s2),其中,第二反馈开关被配置为在第二时钟相位期间闭合而在第一时钟相位期间断开。

    时间交错模数转换器
    2.
    发明公开

    公开(公告)号:CN111512557A

    公开(公告)日:2020-08-07

    申请号:CN201780097900.4

    申请日:2017-12-22

    Abstract: 公开了一种ADC(50)。ADC(50)包括被配置为以时间交错方式操作的多个子ADC(A1-AM)和被配置为接收ADC(50)的模拟输入信号的采样电路(60),其中,采样电路(60)对于所有的子ADC(A1-AM)是公共的。ADC(50)进一步包括被配置为生成用于ADC(50)的校准的测试信号的测试信号生成电路(65)。采样电路(60)具有被配置为接收模拟输入信号的第一输入(61)和被配置为接收测试信号的第二输入(62);采样电路(60)包括放大器电路(90)和被连接在放大器电路(90)的输出与放大器电路(90)的输入之间的第一反馈开关(s1)。第一反馈开关(s1)被配置为在第一时钟相位期间闭合而在与第一时钟相位不重叠的第二时钟相位期间断开。另外,采样电路(60)包括输入电路(95),输入电路(95)包括一个或多个电容器(C1、C2),每个电容器具有第一节点和第二节点。此外,采样电路(60)包括采样开关(100),采样开关(100)将第一输入(61)和第二输入(62)与输入电路(95)中的电容器(C1、C2)的节点进行连接,以对被表示为输入电路(95)中的电容器上的电荷的模拟输入信号和测试信号进行采样。输入电路(95)中的电容器中的每个电容器被配置为在第二时钟相位期间利用该每个电容器的第二节点连接到放大器电路(90)的输入。采样电路(60)包括被连接在放大器电路(90)的输出与输入电路(95)中的电容器(C1)中的至少一个电容器的第一节点之间的第二反馈开关(s2),其中,第二反馈开关被配置为在第二时钟相位期间闭合而在第一时钟相位期间断开。

Patent Agency Ranking