公开(公告)号：CN112527571A

公开(公告)日：2021-03-19

申请号：CN201910882930.7

申请日：2019-09-18

Applicant: 珠海零边界集成电路有限公司 ,  珠海格力电器股份有限公司

Inventor： 王谦智

IPC: G06F11/22

Abstract: 本发明涉及计算机技术领域，尤其涉及一种CPU指令集覆盖率计算方法及装置。该方法为：虚拟机获取至少一个可执行文件，以及确定所述至少一个可执行文件对应的测试指令集，然后，所述虚拟机基于调试器发送的控制指令，按照被配置的与待测试CPU相同的运行方式读取所述测试指令集中的各个指令，确定所述测试指令集对应的第一标准指令类型数目，再确定预设的标准指令集对应的第二标准指令类型数目，并基于所述第一标准指令类型数目在所述第二标准指令类型数目中占比，计算相应的指令集覆盖率。这样，在执行测试指令集的同时，可以计算得到待测试CPU指令集的覆盖率，为衡量待测试CPU运行的可靠性提供了依据。

公开(公告)号：CN113504979B

公开(公告)日：2024-04-16

申请号：CN202110804078.9

申请日：2021-07-16

Applicant: 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

Inventor： 王谦智

IPC: G06F9/48 ,  G06F1/04

Abstract: 本申请提供的一种定时器实现方法、装置、实时操作系统及存储介质，获取定时器链条中头组件的绝对时间，其中，所述定时器链条包括至少一个定时器组件，各个定时器组件包括绝对时间，各个定时器组件基于各个定时器组件的绝对时间在所述定时器链条中升序排列，所述头组件为所述定时器链条中的第一个定时器组件；在实时操作系统的当前绝对时间达到所述头组件的绝对时间的情况下，从所述定时器链条中申请所述头组件；执行所述头组件对应的定时事件。

公开(公告)号：CN112527571B

公开(公告)日：2024-02-02

申请号：CN201910882930.7

申请日：2019-09-18

Applicant: 珠海零边界集成电路有限公司 ,  珠海格力电器股份有限公司

Inventor： 王谦智

IPC: G06F11/22

Abstract: 本发明涉及计算机技术领域，尤其涉及一种CPU指令集覆盖率计算方法及装置。该方法为：虚拟机获取至少一个可执行文件，以及确定所述至少一个可执行文件对应的测试指令集，然后，所述虚拟机基于调试器发送的控制指令，按照被配置的与待测试CPU相同的运行方式读取所述测试指令集中的各个指令，确定所述测试指令集对应的第一标准指令类型数目，再确定预设的标准指令集对应的第二标准指令类型数目，并基于所述第一标准指令类型数目在所述第二标准指令类型数目中占比，计算相应的指令集覆盖率。这样，在执行测试指令集的同时，可以计算得到待测试CPU指令集的覆盖率，为衡量待测试CPU运行的可靠性提供了依据。

公开(公告)号：CN111782269B

公开(公告)日：2023-12-12

申请号：CN202010497623.X

申请日：2020-06-04

Applicant: 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

Inventor： 王谦智

IPC: G06F9/30 ,  G06F9/38

Abstract: 本发明涉及通信领域，公开一种中断处理方法及中断处理设备，包括：中断处理单元监测译码器译码后的指令是否涉及浮点寄存器；当中断处理单元确定指令涉及浮点寄存器时，对指令涉及的浮点寄存器进行保护。中断处理单元监测译码器每次译码是否有浮点寄存器的被当前译码的指令所操作，这里的操作是指：该指令涉及到浮点寄存器与数据存储单元存在数据读写，或者浮点寄存器之间是否存在数据交换；一旦中断处理单元确定译码器译码后的指令涉及某个浮点寄存器，中断处理单元对该浮点寄存器进行保护。因此，通过中断处理单元仅对使用到的浮点寄存器进行现场保护，而对于某些中断处理函数不涉及到浮点寄存器操作时，无需保存浮点寄存器，从而提高实时性。

公开(公告)号：CN114237707A

公开(公告)日：2022-03-25

申请号：CN202010950086.X

申请日：2020-09-09

Applicant: 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

Inventor： 王谦智

IPC: G06F9/30 ,  G06F11/22

Abstract: 本发明公开了一种指令集覆盖率测试方法及装置，所述方法包括以下步骤：在处理器执行代码时，读取处理器的译码器，获取处理器执行的指令；解析指令获得指令操作码；根据预设映射关系，获取与指令操作码对应的统计存储单元的存储地址；对存储地址中的第一预设字段的值改写为第一预设值；当处理器的所述代码执行完成后，根据各存储地址的第一预设字段的值是否被改写的检测结果，以及预设映射关系，统计被执行的各指令。所述装置包括指令识别单元和统计存储单元。本发明克服了现有插桩技术只适合于RISV‑V处理器的扩展指令的缺点，适合RISV‑V处理器架构的所有指令集，无需插桩，灵活性更高。

公开(公告)号：CN113504979A

公开(公告)日：2021-10-15

申请号：CN202110804078.9

申请日：2021-07-16

Applicant: 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

Inventor： 王谦智

IPC: G06F9/48 ,  G06F1/04

Abstract: 本申请提供的一种定时器实现方法、装置、实时操作系统及存储介质，获取定时器链条中头组件的绝对时间，其中，所述定时器链条包括至少一个定时器组件，各个定时器组件包括绝对时间，各个定时器组件基于各个定时器组件的绝对时间在所述定时器链条中升序排列，所述头组件为所述定时器链条中的第一个定时器组件；在实时操作系统的当前绝对时间达到所述头组件的绝对时间的情况下，从所述定时器链条中申请所述头组件；执行所述头组件对应的定时事件。

公开(公告)号：CN111782269A

公开(公告)日：2020-10-16

申请号：CN202010497623.X

申请日：2020-06-04

Applicant: 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

Inventor： 王谦智

IPC: G06F9/30 ,  G06F9/38

Abstract: 本发明涉及通信领域，公开一种中断处理方法及中断处理设备，包括：中断处理单元监测译码器译码后的指令是否涉及浮点寄存器；当中断处理单元确定指令涉及浮点寄存器时，对指令涉及的浮点寄存器进行保护。中断处理单元监测译码器每次译码是否有浮点寄存器的被当前译码的指令所操作，这里的操作是指：该指令涉及到浮点寄存器与数据存储单元存在数据读写，或者浮点寄存器之间是否存在数据交换；一旦中断处理单元确定译码器译码后的指令涉及某个浮点寄存器，中断处理单元对该浮点寄存器进行保护。因此，通过中断处理单元仅对使用到的浮点寄存器进行现场保护，而对于某些中断处理函数不涉及到浮点寄存器操作时，无需保存浮点寄存器，从而提高实时性。

公开(公告)号：CN112286846A

公开(公告)日：2021-01-29

申请号：CN201910675776.6

申请日：2019-07-25

Applicant: 珠海格力电器股份有限公司

Inventor： 王谦智

IPC: G06F13/24

Abstract: 本发明公开了一种处理中断事件的方法和设备，用以解决现有技术中对中断事件的处理存在延时长的问题。本发明在接收到中断事件后，首先根据中断事件的延时时刻，确定该中断事件的处理时刻，然后在中断事件的处理时刻达到时处理该中断事件，由于中断事件的处理时刻不晚于中断事件的延时时刻，且延时时刻是根据该中断事件的响应时刻、MCU工作频率以及该MCU中的CPU功能确定的，无需在GPR入栈完成后对中断事件进行处理，从而能够减小处理中断事件的延时，提高系统性能。

公开(公告)号：CN105677586B

公开(公告)日：2018-11-30

申请号：CN201610012393.7

申请日：2016-01-07

Applicant: 珠海格力电器股份有限公司

Inventor： 王谦智

IPC: G06F12/14

Abstract: 本发明提供了一种MCU的闪存的访问权限控制方法和装置，其中，MCU中设置有用于对MCU是否处于安全模式进行设定的安全寄存器，该控制方法包括：确定MCU所处的阶段；当MCU处于用户程序开发阶段时，通过调试接口设置安全寄存器将MCU设置成非安全模式；当MCU处于用户程序量产阶段时，通过调试接口设置安全寄存器将MCU设置成安全模式。本发明解决了因为需要在用户程序中增加解锁功能以实现闪存的解锁而导致的在用户程序量产阶段解锁密钥容易被盗取导致数据不安全的技术问题，达到了不需要在用户程序中增加解锁功能就可以实现闪存解锁的技术效果，提高了数据的安全性。

公开(公告)号：CN107634870B

公开(公告)日：2019-11-12

申请号：CN201610573063.5

申请日：2016-07-18

Applicant: 珠海格力电器股份有限公司

Inventor： 王谦智

IPC: H04L12/26

Abstract: 本发明提供一种实现IP验证的方法及装置。其中，方法包括提供第一存储区域，用于存储包括支持至少一个通信协议的通信实现代码以及操作第二存储区域代码，所述操作包括读、写、擦除的至少一个；提供第二存储区域，用于存储至少一个二进制文件，其中，每个二进制文件对应一项IP功能测试；执行第二存储区域的所述至少一个二进制文件，实现IP验证。本发明的方案，不仅提高了测试的正确性，还能大大提高反复测试、新增测试的效率，进而提高测试系统的完整性和稳定性。