一种芯片及芯片的测试系统

    公开(公告)号:CN112782551B

    公开(公告)日:2024-07-09

    申请号:CN201911067407.5

    申请日:2019-11-04

    Abstract: 本发明实施例提供一种芯片及芯片的测试系统,外部设备通过判断芯片内是否存储可测控制信号数据,获得芯片是否可测,从而减少了测试的时间及误判。该芯片包括:裸片,管脚;所述裸片的内部包括功能选择模块、内部电路、功能模块和测试信号产生模块;所述内部电路与所述功能模块相连,所述测试信号产生模块与所述功能模块相连;所述功能选择模块与所述管脚相连,并用于接收外部设备发送的数据信号,且根据所述数据信号连接所述功能模块或所述测试信号产生模块。

    一种可兼容多封装芯片及其测试方法

    公开(公告)号:CN111370390B

    公开(公告)日:2021-11-12

    申请号:CN201811589479.1

    申请日:2018-12-25

    Inventor: 杨卫平

    Abstract: 本发明公开了一种可兼容多封装芯片及其测试方法,所述芯片包括功能选择模块、内部功能模块、裸片引脚、芯片引脚,其特征在于:还包括封装识别模块、测试信号产生模块,所述功能选择模块用于选择芯片的正常功能模式和测试模式,所述测试模式下,所述测试信号产生模块分别与封装识别模块、内部功能模块、功能选择模块连接,用于产生测试信号发送至内部功能模块,并根据封装识别模块输出的封装形式信号选择对应的测试信号发送至功能选择模块,功能选择模块与裸片引脚连接,裸片引脚与芯片引脚连接,通过芯片内部逻辑,实现同一芯片引脚在不同的封装形式下引出不同的测试信号,一定程度降低了芯片的成本,提升产品市场竞争力。

    一种芯片及芯片的测试系统

    公开(公告)号:CN112782551A

    公开(公告)日:2021-05-11

    申请号:CN201911067407.5

    申请日:2019-11-04

    Abstract: 本发明实施例提供一种芯片及芯片的测试系统,外部设备通过判断芯片内是否存储可测控制信号数据,获得芯片是否可测,从而减少了测试的时间及误判。该芯片包括:裸片,管脚;所述裸片的内部包括功能选择模块、内部电路、功能模块和测试信号产生模块;所述内部电路与所述功能模块相连,所述测试信号产生模块与所述功能模块相连;所述功能选择模块与所述管脚相连,并用于接收外部设备发送的数据信号,且根据所述数据信号连接所述功能模块或所述测试信号产生模块。

    一种低功耗芯片及其制备方法

    公开(公告)号:CN110752203B

    公开(公告)日:2021-03-23

    申请号:CN201911048114.2

    申请日:2019-10-30

    Abstract: 本发明涉及芯片技术领域,公开了一种低功耗芯片及其制备方法,该低功耗芯片中多个供电单元列形成于衬底一侧,每个供电单元列包括多个供电单元;常开电源网络设于供电单元列背离衬底的一侧,包括与供电单元列一一对应的电源走线,电源走线与对应的供电单元列中的供电单元电连接;每相邻两供电单元列之间设有多个标准单元行,每个标准单元行包括多个标准单元,每一标准单元行中:沿行方向,每相邻的两标准单元的N阱部电连接,位于标准单元行两端的标准单元的N阱部与对应的供电单元列中的供电单元的N阱部电连接。该低功耗芯片及其制备方法改善了现有技术中经常会将可关断电源区域的N阱误接可关断电源的问题。

    一种芯片电路中设置固定电位单元的方法及装置

    公开(公告)号:CN114548007A

    公开(公告)日:2022-05-27

    申请号:CN202011331351.2

    申请日:2020-11-24

    Abstract: 本申请涉及一种芯片电路中设置固定电位单元的方法及装置,包括:确定芯片电路上冗余单元的冗余单元位置;按照预设的划分策略,根据所述冗余单元位置对所述芯片电路进行区域划分,得到至少两个区域网格;在所述区域网格中确定固定电位单元的设置位置,使得所述固定电位单元与同一区域网格内的冗余单元的距离之和符合预设条件;按照所述设置位置确定所述固定电位单元的输出端与所述冗余单元的输入端之间的布线信息。本申请实施例提供的该方法,可以优化固定电位单元的设置位置,减少布线的长度,进而可以对硬件资源和布线资源的占用,可以使固定电位单元的布置更加合理,并能够有效降低芯片电路的功耗。

    一种保护电路和集成电路芯片

    公开(公告)号:CN112332392A

    公开(公告)日:2021-02-05

    申请号:CN201910718495.4

    申请日:2019-08-05

    Abstract: 本发明涉及一种保护电路和集成电路芯片,所述电路包括:一级保护电路和二级保护电路,一级保护电路的输入端用于与集成电路的输入端连接,一级保护电路的泄放端用于分别连接集成电路的工作电压端和公共接地电压端,用于将经集成电路的输入端接收到的静电,通过工作电压端或公共接地电压端进行泄放;二级保护电路的输入端用于与连接集成电路中目标区域的衬底,二级保护电路的泄放端用于连接集成电路的输出端,用于将目标区域的静电通过集成电路的输出端进行泄放。本发明通过该保护电路,不仅能够为集成电路外部环境接触的静电提供一个泄放通道,也能够为集成电路内部积累的静电提供一个低阻泄放通道,实现多重保护,大大提高了抗静电能力。

    一种静电保护电路、半导体集成电路装置及电子设备

    公开(公告)号:CN110400799B

    公开(公告)日:2020-12-25

    申请号:CN201910682760.8

    申请日:2019-07-26

    Abstract: 本发明公开了一种静电保护电路,涉及集成电路设计技术领域,该静电保护电路应用于集成电路芯片,所述集成电路芯片中的内部电路分别与焊盘端、内部供电端以及接地端连接,所述静电保护电路包括:第一保护电路,所述第一保护电路的输入端连接于所述内部电路以及所述焊盘端之间,所述第一保护电路的输出端与所述内部供电端连接,其中,所述第一保护电路用于所述集成电路芯片与所述内部供电端之间的静电防护。本发明的有益效果是:避免所述焊盘端与所述内部供电端之间产生的ESD电流对所述内部电路造成破坏,以实现集成电路芯片与所述内部供电端之间的静电防护。本发明还提出了一种半导体集成电路装置以及提出了一种电子设备,具有上述效果。

    循环冗余校验电路及其方法、装置以及芯片、电子设备

    公开(公告)号:CN108880562B

    公开(公告)日:2020-06-19

    申请号:CN201710330855.4

    申请日:2017-05-11

    Inventor: 杨卫平

    Abstract: 本发明涉及计算机技术领域,特别是涉及一种循环冗余校验电路及其方法、装置以及芯片、电子设备。其中该循环冗余校验电路包括:配置模块用于获取配置信息与信息字段;CRC仲裁模块用于根据配置信息确定生成多项式;CRC控制模块用于响应于CRC仲裁模块的触发,输出时钟信号、生成多项式中各次幂对应的系数及信息字段;并行迭代模块用于响应于时钟信号,根据生成多项式中各次幂对应的系数将信息字段进行并行迭代处理以输出迭代结果;CRC输出模块用于根据迭代结果封装信息字段。一方面,其只需一个周期的时钟信号便完成信息字段的并行迭代处理,提高CRC计算的效率。另一方面,其灵活配置各类配置信息,以适应多种多样CRC计算需求。

    一种静电释放保护电路
    10.
    发明公开

    公开(公告)号:CN114123141A

    公开(公告)日:2022-03-01

    申请号:CN202010905605.0

    申请日:2020-09-01

    Abstract: 本发明实施例提供了一种静电释放保护电路,所述静电释放保护电路包括:第一电源,第二电源,第一静电释放保护器件,第二静电释放保护器件,与第一电源进行电性连接的第一地,与第二电源进行电性连接的第二地;第一电源与第二电源之间相互独立,第一地与第二地之间通过第一静电释放保护器件进行电性连接,第一地与第二电源之间通过第二静电释放保护器件进行电性连接。如此通过添加第一静电释放保护器件以及第二静电释放保护器件来第一地的提高ESD性能,静电释放保护器件按照现有工艺制作,尺寸并未进行调整,仅仅是器件增加对于集成电路面积、成本的增加可以忽略不计,有效节省了集成电路成本。

Patent Agency Ranking