神经网络加速器及其加速实现方法、装置、存储介质

    公开(公告)号:CN119761436A

    公开(公告)日:2025-04-04

    申请号:CN202411879702.1

    申请日:2024-12-19

    Inventor: 周诗云 王剑

    Abstract: 本发明公开了一种神经网络加速器的加速实现方法、装置、神经网络加速器、存储介质和计算机程序产品,神经网络加速器包括FPGA,FPGA上部署有神经网络模型,神经网络模型包括卷积层;该方法包括:对权重数据进行量化,以降低权重数据的位宽;根据卷积层的卷积窗口的数量、输入通道的数量、输出通道的数量、FPGA的DSP单元的数量,确定卷积层的并行方式;利用量化后的权重数据和确定后的卷积层的并行方式进行推理计算。该方案,通过对权重数据进行量化和确定卷积层的并行方式,减少FPGA片上资源的消耗,加快了推理速度,使片上资源得到充分利用,提高了并行性能。

Patent Agency Ranking