-
公开(公告)号：CN118921989A
公开(公告)日：2024-11-08
申请号：CN202311444703.9
申请日：2023-11-02
Applicant: 爱思开海力士有限公司
Inventor： 李东燮
IPC: H10B80/00 , H01L23/488 , H01L23/49
Abstract: 本申请涉及一种半导体芯片和半导体系统。在所公开技术的实施例中，在包括多个存储器芯片的半导体系统中，连接到与控制器连接的外部互连结构并且数据信号通过其传输的焊盘与连接到连接在多个存储器芯片之间的内部互连结构的焊盘被区分开地设置。因此，可以提供一种能够减少用于传输数据信号的路径的寄生电容以防止或减少数据的传输延迟并高速处理大容量数据的半导体系统。
-
公开(公告)号：CN112286444B
公开(公告)日：2024-04-05
申请号：CN202010521398.9
申请日：2020-06-10
Applicant: 爱思开海力士有限公司
IPC: G06F3/06 , G06F12/02 , G06F12/1009
Abstract: 本发明公开了一种控制器以及包括该控制器的存储器系统。控制器：接收用于将写入数据存储在非易失性存储器装置中的写入命令，写入数据存储在主机存储器中包括的多个存储器区域之中的至少一个存储器区域中；通过将虚拟地址映射到与至少一个存储器区域相对应的主机存储器物理地址，来生成主机存储器映射表；并且基于主机存储器映射表，通过将虚拟地址转换为主机存储器物理地址，将存储在至少一个存储器区域中的写入数据传输到非易失性存储器装置。
-
公开(公告)号：CN113536401A
公开(公告)日：2021-10-22
申请号：CN202011167254.4
申请日：2020-10-28
Applicant: 爱思开海力士有限公司
Abstract: 本公开提供了一种控制器、包括控制器的电子系统以及控制器和存储器系统的操作方法。该控制器包括：随机化电路，被配置为生成具有设定位数量的随机数据；掩模电路，被配置为通过根据随机数据之中的将执行部分编码操作的位的数量提取一些数据来输出选择随机数据；运算电路，被配置为通过对原始数据和选择随机数据顺序地执行运算来输出编码数据以及原始数据的一部分；以及循环冗余校验电路，被配置为：通过对编码数据以及原始数据的一部分执行循环冗余校验来生成循环冗余校验值，并且输出包括循环冗余校验值、原始数据的一部分以及编码数据的部分编码数据。
-
公开(公告)号：CN112286444A
公开(公告)日：2021-01-29
申请号：CN202010521398.9
申请日：2020-06-10
Applicant: 爱思开海力士有限公司
IPC: G06F3/06 , G06F12/02 , G06F12/1009
Abstract: 本发明公开了一种控制器以及包括该控制器的存储器系统。控制器：接收用于将写入数据存储在非易失性存储器装置中的写入命令，写入数据存储在主机存储器中包括的多个存储器区域之中的至少一个存储器区域中；通过将虚拟地址映射到与至少一个存储器区域相对应的主机存储器物理地址，来生成主机存储器映射表；并且基于主机存储器映射表，通过将虚拟地址转换为主机存储器物理地址，将存储在至少一个存储器区域中的写入数据传输到非易失性存储器装置。
-
公开(公告)号：CN109947670A
公开(公告)日：2019-06-28
申请号：CN201810878111.0
申请日：2018-08-03
Applicant: 爱思开海力士有限公司
Inventor： 李东燮
IPC: G06F12/1009 , G06F12/1036
Abstract: 本发明公开一种存储器系统，其包括：存储器装置，其存储数据；以及存储器控制器，其执行主机和存储器装置之间的通信，并且控制存储器装置，使得在顺序数据的编程操作期间，根据待写入顺序数据的存储器区域的逻辑块地址生成哈希值，并且存储哈希值，从而在顺序数据的读取操作期间，基于哈希值从存储器区域读取顺序数据。
-
Patent Agency Ranking
公开(公告)号：CN109753375A
公开(公告)日：2019-05-14
申请号：CN201810772373.9
申请日：2018-07-13
Applicant: 爱思开海力士有限公司
Inventor： 李东燮
IPC: G06F11/10
Abstract: 本发明涉及一种存储器系统的操作方法，其包括：通过控制器从第一存储块读取第一数据；使用第一ECC电路对第一数据执行第一错误校正操作；当第一错误校正操作的结果指示失败时，使用第二ECC电路对第一数据执行第二错误校正操作；以及当第一错误校正操作的结果指示失败时，通过控制器对第一存储块执行读取回收操作。
-
公开(公告)号：CN120032699A
公开(公告)日：2025-05-23
申请号：CN202410793512.1
申请日：2024-06-19
Applicant: 爱思开海力士有限公司
Abstract: 本公开涉及一种存储器装置。该存储器装置可以包括：存储介质，包括多个存储器单元；以及控制器，被配置为设置多个存储区域，每个存储区域包括多个存储器单元中的一个或多个。控制器可以被配置为：将第一类型的一个或多个第一码字存储在多个存储区域之中的目标存储区域中；在包括在目标存储区域中的存储器单元之中搜索故障存储器单元；并且当搜索到故障存储器单元时，将第一码字中的一个或多个转换为具有第二类型的第二码字并将转换的第二码字写入存储介质。
-
公开(公告)号：CN118484131A
公开(公告)日：2024-08-13
申请号：CN202310906469.0
申请日：2023-07-24
Applicant: 爱思开海力士有限公司
Abstract: 本公开涉及一种存储装置及其操作方法。该存储装置可以将请求对目标数据进行编程的编程命令输入到存储器中，将目标数据输入到存储器中，并且在将编程命令和目标数据输入到存储器中之后将编程确认命令输入到存储器中。在这种情况下，编程确认命令可以包括关于多个存储器单元之中待编程目标数据的存储器单元的单元类型的信息。
-
公开(公告)号：CN111352756B
公开(公告)日：2023-07-11
申请号：CN201910836269.6
申请日：2019-09-05
Applicant: 爱思开海力士有限公司
Inventor： 李东燮
Abstract: 本公开涉及一种用于检测存储器装置中存储的数据的错误的装置。该装置包括：错误检测触发电路，被配置成在满足错误检测执行条件的情况下，在每个第一周期传送错误检测触发信息，该错误检测触发信息用于指示对数据中的至少一部分的错误检测操作；错误检测执行电路，被配置成接收错误检测触发信息，指示错误计算引擎对数据中的部分或全部执行错误检测操作，并且从错误计算引擎接收错误检测结果信息；以及报告电路，被配置成根据错误检测结果信息将报告信息传送到目标装置。
-
公开(公告)号：CN109783397B
公开(公告)日：2023-06-13
申请号：CN201810871446.X
申请日：2018-08-02
Applicant: 爱思开海力士有限公司
Inventor： 李东燮
IPC: G06F12/02
Abstract: 本发明提供一种存储器系统及其操作方法。存储器系统包括：控制器缓冲存储器；主机接口，其被配置为从主机接收非线性主机物理地址和写入数据；主机地址转换部，其被配置为将非线性主机物理地址映射到线性虚拟地址；以及主机控制部，其被配置为根据线性虚拟地址将写入数据缓冲在控制器缓冲存储器中。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.03 seconds)
