-
公开(公告)号：CN119449100A
公开(公告)日：2025-02-14
申请号：CN202411598210.5
申请日：2024-11-11
Applicant: 燕山大学
IPC: H04B7/0413 , H04B17/309 , G06F17/14
Abstract: 本发明公开了一种基于FPGA的合数长互Z‑互补集生成方法及通信装置，属于无线通信领域。其具体步骤包括：数据准备，任取一长度为q×p的初始序列X，并设置相同长度的旋转因子序列W；循环移位，对序列X连续执行p‑1次q位循环移位，形成含有p个序列的集合；DFT运算，将经过循环移位处理后生成的序列集进行DFT运算，得到的新序列集即为互Z‑互补集。一种通信装置，包括数据输入模块、DFT计算模块和数据输出模块，数据输入模块负责数据准备并执行循环移位；DFT计算模块用于对输入的序列进行DFT运算；数据输出模块则在特定的时钟信号控制下输出生成的互Z‑互补集。本发明生成的互Z‑互补集适用于空间调制多输入多输出系统。
Search Results
1
records
(took 0.014 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
