OTN系统中基于ODU帧的多通道串行化定帧方法及装置

    公开(公告)号:CN105680991A

    公开(公告)日:2016-06-15

    申请号:CN201610023644.1

    申请日:2016-01-14

    CPC classification number: H04L1/0007 H04J3/1664

    Abstract: 本发明公开了一种OTN系统中基于ODU帧的多通道串行化定帧方法及装置,涉及OTN系统中的定帧技术领域。该方法包括:判断是否需要切换通道,若是,切换通道后,读取当前通道的定帧过程列表,确定当前通道所需处理的具体环节;否则,不切换通道,读取切换后的通道的定帧过程列表,确定切换后的通道所需处理的具体环节;根据确定的所述具体处理环节,进行相应环节的处理;将相应环节的处理数据和状态信息暂存至缓冲区内,并更新当前通道的定帧过程列表。本发明能在OTN系统中实现低速率ODU帧的定帧功能的同时,减小电路设计规模,减少电路资源及电路功耗,进而降低实现成本。

    RS编码的并行实现方法及装置

    公开(公告)号:CN102882534B

    公开(公告)日:2015-08-19

    申请号:CN201210390430.X

    申请日:2012-10-12

    Inventor: 胡烽 朱齐雄 董航

    Abstract: 本发明公开了一种RS编码的并行实现方法及装置,其中,上述方法包括以下步骤:根据参数m、n、k确定RS码的生成多项式G(x),并判断k和(n-k)是否能被H整除;根据(n-k)是否能被H整除,选择相应的并行编码实现结构;根据生成多项式G(x)计算并行编码实现结构中常系数乘法器的系数;根据k是否能被H整除,确定是否需要补零和去零处理;根据n、k、H参数,确定对并行编码实现结构中反馈门控制信号、输入使能以及输出选择信号的控制;输出并行编码结果。本发明适用于GF(2m)上任意RS码型在任意并行度H(H不大于k)下的并行实现。

    OTN系统中基于ODU帧的多通道串行化定帧方法及装置

    公开(公告)号:CN105680991B

    公开(公告)日:2019-03-12

    申请号:CN201610023644.1

    申请日:2016-01-14

    Abstract: 本发明公开了一种OTN系统中基于ODU帧的多通道串行化定帧方法及装置,涉及OTN系统中的定帧技术领域。该方法包括:判断是否需要切换通道,若是,切换通道后,读取当前通道的定帧过程列表,确定当前通道所需处理的具体环节;否则,不切换通道,读取切换后的通道的定帧过程列表,确定切换后的通道所需处理的具体环节;根据确定的所述具体处理环节,进行相应环节的处理;将相应环节的处理数据和状态信息暂存至缓冲区内,并更新当前通道的定帧过程列表。本发明能在OTN系统中实现低速率ODU帧的定帧功能的同时,减小电路设计规模,减少电路资源及电路功耗,进而降低实现成本。

    超强前向纠错五次迭代译码的方法及装置

    公开(公告)号:CN103560797B

    公开(公告)日:2016-05-25

    申请号:CN201310491546.7

    申请日:2013-10-18

    Inventor: 董航 朱齐雄 胡烽

    Abstract: 本发明公开了一种超强前向纠错五次迭代译码的方法及装置,涉及光通信系统中的信道纠错编译码领域,该装置包括同步字分析单元、内部帧映射单元、RAM存储单元、五次迭代译码控制单元、BCH(900,860)码伴随式计算单元、BCH(900,860)码BM算法单元、BCH(900,860)码数据缓冲单元、BCH(900,860)码钱搜索和纠错单元、BCH(500,491)码伴随式计算单元、BCH(500,491)码数据缓冲单元、BCH(500,491)码钱搜索和纠错单元、内部帧逆映射单元和译码性能监控单元。本发明的硬件实现资源规模不大,但通过五次迭代译码获得了较好的编码增益纠错性能。

    OTN系统中高吞吐量FEC编码器的硬件实现方法及系统

    公开(公告)号:CN104734815B

    公开(公告)日:2018-01-23

    申请号:CN201510161619.5

    申请日:2015-04-08

    Inventor: 胡烽 朱齐雄 董航

    Abstract: 本发明公开了一种OTN系统中高吞吐量FEC编码器的硬件实现方法及系统,涉及光纤通信的差错控制领域。该方法包括以下步骤:将多拍位宽为W1的传输数据组成一拍位宽为W2的整合数据;将每拍整合数据均分为16个RS码字的信息码元;分别对16个RS码字的信息码元进行编码,得到16个编码后的RS码字;将16个编码后的RS码字组成位宽为W2的OTUk数据;将位宽为W2的OTUk数据形成多拍位宽为W1的OTUk数据。本发明在实现整个FEC编码器高吞吐量的同时,降低了RS(255,239)编码器实现时的并行度,节省了整个FEC编码器实现的硬件资源,不仅实现规模较小,而且能够保证RS(255,239)并行编码对数据的处理能力,便于人们使用。

    OTN系统中高吞吐量FEC编码器的硬件实现方法及系统

    公开(公告)号:CN104734815A

    公开(公告)日:2015-06-24

    申请号:CN201510161619.5

    申请日:2015-04-08

    Inventor: 胡烽 朱齐雄 董航

    CPC classification number: H04L1/0014 H04B10/25

    Abstract: 本发明公开了一种OTN系统中高吞吐量FEC编码器的硬件实现方法及系统,涉及光纤通信的差错控制领域。该方法包括以下步骤:将多拍位宽为W1的传输数据组成一拍位宽为W2的整合数据;将每拍整合数据均分为16个RS码字的信息码元;分别对16个RS码字的信息码元进行编码,得到16个编码后的RS码字;将16个编码后的RS码字组成位宽为W2的OTUk数据;将位宽为W2的OTUk数据形成多拍位宽为W1的OTUk数据。本发明在实现整个FEC编码器高吞吐量的同时,降低了RS(255,239)编码器实现时的并行度,节省了整个FEC编码器实现的硬件资源,不仅实现规模较小,而且能够保证RS(255,239)并行编码对数据的处理能力,便于人们使用。

Patent Agency Ranking