-
公开(公告)号：CN102624374B
公开(公告)日：2014-12-03
申请号：CN201210114049.0
申请日：2012-04-18
Applicant: 烽火通信科技股份有限公司
IPC: H03K19/0175 , H03K3/017
Abstract: 本发明公开了一种具有预加重功能的CML电平驱动电路，包括主通道模块、延时控制模块和预加重控制模块，主通道模块将CMOS差分信号INP、INN转换为CML差分信号OUTP、OUTN；延时控制模块根据延时量控制信号和所述CMOS差分信号中的任一路产生与所述CML差分信号OUTP、OUTN相对应的正、反相延时控制信号DELAYA、DELAYB；预加重控制模块根据所述正、反延时控制信号DELAYA、DELAYB将输入电流信号输出叠加到相应的所述CML差分信号OUTP、OUTN上输出。本发明，对信号进行预加重的同时，能够完成信号从CMOS电平到CML电平的转换，并且预加重的深度和宽度都可以由用户来配置。
-
公开(公告)号：CN102291109A
公开(公告)日：2011-12-21
申请号：CN201110095796.X
申请日：2011-04-18
Applicant: 烽火通信科技股份有限公司
Inventor： 秦大威
IPC: H03K17/22
Abstract: 本发明公开了一种通过芯片内部稳压器供电的数字集成电路的上电复位电路，包括基准源发生器、稳压器、数字内核、均与VDD_H相连的迟滞采样电压比较器、滤波整形输出电路和电平转换器，基准源发生器通过VDD_H产生VREF给稳压器，稳压器通过VDD_H产生与VREF成比例的VDD_L给数字内核；迟滞采样电压比较器输入连VREF、VDD_L和PORB_H，输出连VCMP；滤波整形输出电路输入连VCMP，输出连PORB_H；电平转换器输入连PORB_H，输出连PORB_L，PORB_L输入数字内核。本发明对VDD_H和VDD_L的上电速度或斜率均不敏感，能精确设定上电复位结束时VDD_L的电压。
-
公开(公告)号：CN113872580A
公开(公告)日：2021-12-31
申请号：CN202111189821.0
申请日：2021-10-11
Applicant: 烽火通信科技股份有限公司 , 武汉飞思灵微电子技术有限公司
Inventor： 秦大威
Abstract: 本发明公开了一种上电复位和掉电复位产生电路，其特征在于，包括反相器逻辑阈值比较电路、整形电路和R‑S触发器，其中：所述反相器逻辑阈值比较电路，用于比较各组反相器的逻辑阈值，产生高或低的比较结果；所述整形电路，用于对比较电路的比较结果信号进行整形，让高到低或者低到高的变化更加迅速，从而确定上电复位状态和掉电复位状态；所述R‑S触发器，用于将上电复位状态和掉电复位状态进行锁存，制造出上电复位状态或掉电复位状态切换的迟滞效果。相比于现有的复位产生电路，本发明具有更低的工作电压范围，更高的可靠性，更小的芯片面积，特别适合低压工作的场合。本发明还提供了相应的电子设备。
-
公开(公告)号：CN104880250A
公开(公告)日：2015-09-02
申请号：CN201510318958.X
申请日：2015-06-11
Applicant: 烽火通信科技股份有限公司
IPC: G01J1/44
Abstract: 本发明公开了一种检测宽动态范围内接收光信号强度的电路及方法，涉及光通信集成电路设计领域。该电路包括电源、光电二极管、缓冲器、阈值电流源、4个NMOS晶体管构成的共源共栅结构的光电流镜、4个PMOS晶体管构成的共源共栅结构的阈值电流镜；电源与光电二极管的负极相连，光电二极管的正极与光电流镜的输入端相连，光电流镜的输出端接地；电源还与阈值电流镜的输入端相连，阈值电流镜的输出端与阈值电流源的正极相连，阈值电流源的负极接地；光电流镜、阈值电流镜和缓冲器之间的共同节点为vcmp。本发明能够实现对宽动态范围内接收的光信号强度的进行检测的功能，不仅能够实现较高的检测精度，而且使用比较方便。
-
公开(公告)号：CN102545883A
公开(公告)日：2012-07-04
申请号：CN201210025526.6
申请日：2012-02-06
Applicant: 烽火通信科技股份有限公司
Inventor： 秦大威
IPC: H03K19/094
Abstract: 本发明公开了一种基于CMOS工艺实现的高速多选一复用器，包括多个CML复用器单元和均衡器；均衡器包括若干个级联的均衡单元和一个CML缓冲单元，均衡单元包括两个均衡NMOS差分输入对晶体管，栅极分别连接前级差分放大输出信号、漏极分别输出均衡差分信号且分别通过一个第二电阻接电源、源极分别经一个第一恒流源接地，且两个均衡NMOS晶体管的源极之间还分别连接第一电容和第一电阻，CML缓冲单元将均衡差分信号整形后输出。本发明，采用CMOS标准工艺实现，成本优势明显，并且很容易跟其他的大规模数字电路进行集成，完全符合高速数据通信集成电路的高性能和低成本的发展趋势，另外，创造性地结合了均衡器技术，突破了带宽限制，满足了高速数据通信的要求。
-
Patent Agency Ranking
公开(公告)号：CN112448696B
公开(公告)日：2022-09-13
申请号：CN202011212130.3
申请日：2020-11-03
Applicant: 烽火通信科技股份有限公司 , 武汉飞思灵微电子技术有限公司
IPC: H03H17/00
Abstract: 本发明涉及模拟集成电路设计技术领域，提供了一种用于模拟FIR滤波器的延迟链电路及其实现方法。按照vs1、…、vsn‑1顺序构成第一组输出子信号，且按照相应排列顺序分别与延迟链电路的n‑1个输出端口相连，受所述开关控制信号ck0控制；按照vs2、…、vsn‑1、vs0顺序构成第二组输出子信号，且按照相应排列顺序分别与延迟链电路的n‑1个输出端口相连，受所述开关控制信号ck1控制；按照上述构成第一组输出子信号和第二组输出子信号的关系，完成剩余的n‑2组输出子信号和相应开关的配组。本发明的电路相比于上述延迟链电路，提升了所获得的延迟副本的信号质量，显著缩小了集成电路芯片面积。
-
公开(公告)号：CN109240860B
公开(公告)日：2022-02-08
申请号：CN201810834667.X
申请日：2018-07-26
Applicant: 烽火通信科技股份有限公司 , 武汉飞思灵微电子技术有限公司
IPC: G06F11/22 , G06F13/40 , H03K5/1534
Abstract: 本发明公开了一种上升沿加速电路及安装有该加速电路的总线电路，涉及模拟集成电路领域，上升沿加速电路包括上升沿检测电路和开关电路，上升沿检测电路用于检测总线的上升沿状态；所述开关电路包括一供电电源和开关，所述供电电源和总线通过所述开关相连接，且所述开关与上升沿检测电路相连，所述上升沿检测电路根据检测到的总线的上升沿状态控制所述开关打开或闭合。本发明提供的上升沿加速电路，加快上升沿，降低过大的寄生电容对总线信号质量的影响。
-
公开(公告)号：CN112448696A
公开(公告)日：2021-03-05
申请号：CN202011212130.3
申请日：2020-11-03
Applicant: 烽火通信科技股份有限公司 , 武汉飞思灵微电子技术有限公司
IPC: H03H17/00
Abstract: 本发明涉及模拟集成电路设计技术领域，提供了一种用于模拟FIR滤波器的延迟链电路及其实现方法。按照vs1、…、vsn‑1顺序构成第一组输出子信号，且按照相应排列顺序分别与延迟链电路的n‑1个输出端口相连，受所述开关控制信号ck0控制；按照vs2、…、vsn‑1、vs0顺序构成第二组输出子信号，且按照相应排列顺序分别与延迟链电路的n‑1个输出端口相连，受所述开关控制信号ck1控制；按照上述构成第一组输出子信号和第二组输出子信号的关系，完成剩余的n‑2组输出子信号和相应开关的配组。本发明的电路相比于上述延迟链电路，提升了所获得的延迟副本的信号质量，显著缩小了集成电路芯片面积。
-
公开(公告)号：CN102437507A
公开(公告)日：2012-05-02
申请号：CN201110396542.1
申请日：2011-12-02
Applicant: 烽火通信科技股份有限公司
Inventor： 秦大威
Abstract: 本发明涉及一种用于光通信激光器驱动的自动功率控制电路，包括一VIP端连接直流参考稳定电压VREF、VIN端连接节点APCFILT2的误差放大器，误差放大器的VOUT端连接到节点APCFILT1，晶体管MN1和电流源I1构成一个源极跟随器，直流参考稳定电压VMD_REF连接到NMOS晶体管MN3的栅极，晶体管MN3和电流源I2构成一个源极跟随器，晶体管MN4和MN5构成一对电流镜，晶体管MP3和MP2构成了一对电流镜。本发明所述的用于光通信激光器驱动的自动功率控制电路，有效地消除了电路内部其他极点对环路稳定性的影响，同时对光电二极管提供了稳定的直流电压偏置，提高了光电二极管的工作性能，实现电路结构简单，占用芯片面积小。
-
公开(公告)号：CN108052475B
公开(公告)日：2019-10-11
申请号：CN201711156958.X
申请日：2017-11-20
Applicant: 烽火通信科技股份有限公司
IPC: G06F13/42 , H03K19/0185
Abstract: 本发明公开了一种用于两线串行接口的双向缓冲器电路，涉及模拟集成电路设计领域，包括：总线主机，其包括主机数据总线SDAM，主机数据总线SDAM通过上拉电阻RM与电源VDM相连，并通过寄生电容CM接地；总线从机，其包括从机数据总线SDAS，从机数据总线SDAS通过上拉电阻RS与电源VDS相连，并通过寄生电容CS接地；以及双向缓冲器，其包括缓冲器BUF1、缓冲器BUF2和开关信号CNCT，缓冲器BUF2的输出与缓冲器BUF1的输入相连的同时并均与主机数据总线SDAM相连，缓冲器BUF1的输出与缓冲器BUF2的输入相连的同时并均与从机数据总线SDAS相连，开关信号CNCT用于控制缓冲器BUF1和缓冲器BUF2的开启和关闭。本发明当总线布线距离较长或者总线上连接的总线从机过多时也不会影响总线信号质量。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.03 seconds)
