公开(公告)号：CN118468952B

公开(公告)日：2024-10-01

申请号：CN202410927277.2

申请日：2024-07-11

Applicant: 湖南大学

Inventor： 王绍源 ,  吴川伟 ,  何庆

IPC: G06N3/063 ,  G06N3/0464 ,  G06N3/0495 ,  G06N3/082

Abstract: 本发明公开了一种基于FPGA加速的神经网络模型部署方法及系统，选择神经网络模型并压缩，选择FPGA开发板，基于FPGA开发板设计适于神经网络模型的全局架构，将全局架构的描述文件添加到设备树文件中，生成可在FPGA开发板上运行的linux系统，将生成的linux系统烧录至FPGA开发板上的Nand Flash中，将压缩后的神经网络模型编译成二进制代码文件并部署到FPGA开发板上，得到部署后的FPGA开发板，采集待检测图像并将其输入至部署后的FPGA开发板中处理，将处理后得到的待检测目标的预测框和置信度分数加载到待检测图像上并显示。该方法检测速度快，功耗低，准确率高，可适用于低功耗，低延迟的场合。

公开(公告)号：CN118468952A

公开(公告)日：2024-08-09

申请号：CN202410927277.2

申请日：2024-07-11

Applicant: 湖南大学

Inventor： 王绍源 ,  吴川伟 ,  何庆

IPC: G06N3/063 ,  G06N3/0464 ,  G06N3/0495 ,  G06N3/082

Abstract: 本发明公开了一种基于FPGA加速的神经网络模型部署方法及系统，选择神经网络模型并压缩，选择FPGA开发板，基于FPGA开发板设计适于神经网络模型的全局架构，将全局架构的描述文件添加到设备树文件中，生成可在FPGA开发板上运行的linux系统，将生成的linux系统烧录至FPGA开发板上的Nand Flash中，将压缩后的神经网络模型编译成二进制代码文件并部署到FPGA开发板上，得到部署后的FPGA开发板，采集待检测图像并将其输入至部署后的FPGA开发板中处理，将处理后得到的待检测目标的预测框和置信度分数加载到待检测图像上并显示。该方法检测速度快，功耗低，准确率高，可适用于低功耗，低延迟的场合。