公开(公告)号：CN115879530A

公开(公告)日：2023-03-31

申请号：CN202310186971.9

申请日：2023-03-02

Applicant: 湖北大学 ,  湖北江城实验室

Inventor： 王浩 ,  郑精 ,  吕琳 ,  汪汉斌 ,  万厚钊 ,  马国坤 ,  袁晓旭 ,  高浩浩

IPC: G06N3/08 ,  G06N3/0464 ,  G06N3/063

Abstract: 本发明公开了一种面向RRAM存内计算系统阵列结构优化的方法，主要是利用后训练量化算法中的相应公式对基于RRAM的存内计算系统阵列结构进行优化处理，在保证计算准确率和精度的情况下，减小阵列面积，降低系统功耗。本发明的有益效果是：本发明适配于多层感知机和卷积神经网络等多种神经网络，在相同计算情况下，通过减半1T1R阵列规模，有效减少系统面积、降低系统能耗，提升系统计算效率，结合RRAM器件制备工艺不够成熟的现状，更适用于商业化落地；本发明在CNN卷积层的卷积核数量增多的情况下，阵列规模是常规技术的一半，但额外添加计算XZWQ和XQWZ的乘法器数量保持不变，系统总体性能优势十分显著。

公开(公告)号：CN115879530B

公开(公告)日：2023-05-05

申请号：CN202310186971.9

申请日：2023-03-02

Applicant: 湖北大学 ,  湖北江城实验室

Inventor： 王浩 ,  郑精 ,  吕琳 ,  汪汉斌 ,  万厚钊 ,  马国坤 ,  袁晓旭 ,  高浩浩

IPC: G06N3/08 ,  G06N3/0464 ,  G06N3/063

Abstract: 本发明公开了一种面向RRAM存内计算系统阵列结构优化的方法，主要是利用后训练量化算法中的相应公式对基于RRAM的存内计算系统阵列结构进行优化处理，在保证计算准确率和精度的情况下，减小阵列面积，降低系统功耗。本发明的有益效果是：本发明适配于多层感知机和卷积神经网络等多种神经网络，在相同计算情况下，通过减半1T1R阵列规模，有效减少系统面积、降低系统能耗，提升系统计算效率，结合RRAM器件制备工艺不够成熟的现状，更适用于商业化落地；本发明在CNN卷积层的卷积核数量增多的情况下，阵列规模是常规技术的一半，但额外添加计算XZWQ和XQWZ的乘法器数量保持不变，系统总体性能优势十分显著。