-
公开(公告)号：CN117540438A
公开(公告)日：2024-02-09
申请号：CN202311468408.7
申请日：2023-11-07
Applicant: 温州大学
IPC: G06F21/73 , H03K19/094
Abstract: 本发明公开了一种基于简单共源放大器的富激励响应对弱PUF电路，包括4个译码器、两个PUF阵列、时序控制电路以及电压比较器，采用一对二PUF阵列取代现有的一对一PUF阵列，将激励响应对数量由一对一PUF阵列实现的2N提升至2N×2N，共增加了2N倍，其中N＝a+b，每个PUF阵列均包括m*n个PUF单元和n个传输门，每个PUF单元均采用第一PMOS管、第一NMOS管和第二NMOS管构成的简单共源放大器结构，其中任意一个PUF单元可以和另一PUF阵列中的任意一个PUF单元比较产生输出响应，即可以输出响应数量为2N，因此所占比为2N/22N＝1/2N，即复用同一个PUF单元的复用率仅为1/2N；优点是在具有较多数量的激励响应对的同时，硬件开销较小，且能够抵御机器学习建模攻击。
-
公开(公告)号：CN117393587A
公开(公告)日：2024-01-12
申请号：CN202310397263.X
申请日：2023-04-14
Applicant: 温州大学
IPC: H01L29/08 , H01L29/10 , H01L29/06 , H01L29/78 , H01L29/423
Abstract: 本发明公开了一种具有三输入或与逻辑开关行为的隧穿场效应晶体管，通过将水平沟道和垂直沟道按照不同的方位排布，可以使3个栅极互不相连，互不影响，但三个栅极又能共同控制整个沟道的电流，在第1个栅极和第2个栅极都为高电平时，隧穿场效应晶体管导通，在第1个栅极和第3个栅极都为高电平时，隧穿场效应晶体管导通；水平沟道既起到隔离第2个栅极和第3个栅极的作用，又减小了第2个栅极和第3个栅极之间的耦合强度，当第2个栅极和第3个栅极为高电平时，水平沟道只有较小的电流流经，此时隧穿场效应晶体管未导通；优点是仅使用一个本发明的隧穿场效应晶体管就能实现或与逻辑电路，减少了三输入或与逻辑电路中晶体管数目，同时也降低了功耗。
-
公开(公告)号：CN117031369A
公开(公告)日：2023-11-10
申请号：CN202310875709.5
申请日：2023-07-18
Applicant: 温州大学
IPC: G01R33/12
Abstract: 本发明公开了一种具有抗攻击能力的TMR磁强计，包括TMR磁强计主体结构、控制电路、列译码器电路、行译码器电路、多路选择器和动态比较器，TMR磁强计主体结构包括n*n个TMR传感器，在实现TMR磁强计功能时，还与控制电路、列译码器电路、行译码器电路、多路选择器和动态比较器构成PUF电路，PUF电路基于TMR传感器制造工艺的随机偏差来生成PUF响应信号，产生的PUF响应信号使得攻击者更难定位到TMR传感器的具体位置，甚至很难知道TMR传感器偏差的存在，从而使得TMR磁强计具备防御模式攻击的能力；优点是能够抵抗IP核盗用、硬件木马、逆向工程、侧信道攻击等各类安全威胁，降低了被攻击的风险，安全性较高。
-
公开(公告)号：CN110941938B
公开(公告)日：2023-05-02
申请号：CN201911111376.9
申请日：2019-11-14
Applicant: 温州大学
IPC: G06F30/392
Abstract: 本发明公开了一种基于与非/或非‑与异或非图的电路面积和功耗优化方法，该方法先将待处理的集成电路转换为AIG，然后将AIG中的异或结构定义为基本异或结构、单子节点共享型异或结构和双子节点共享型异或结构后对基本异或结构和单子节点共享型异或结构采用异或节点来进行替换，从而将AIG转换为AXIG，得到待处理的集成电路的AXIG，最后对待处理的集成电路的AXIG进行转换得到NAXIG后将NAXIG映射为电路并输出，输出的电路即为优化后的电路；优点是能够同时面积和功耗的优化，优化效果好，使集成电路具有较高的综合性能。
-
公开(公告)号：CN114640339A
公开(公告)日：2022-06-17
申请号：CN202210300297.8
申请日：2022-03-25
Applicant: 温州大学
IPC: H03K19/0175
Abstract: 一种无上电不定态的电平转换电路，涉及电路领域，是为了解决现有电平转换电路需利用上电过程中电容两端电压跟随的特性解决高压和低压电源，导致无法在同步上电过程中产生的逻辑电平不定态的问题。它包括反相器、一号缓冲器1、二号缓冲器2、NMOS管MN1、MN2和PMOS管MP1~MP6、电阻R1、R2和电容C，本发明利用上电过程中电容两端电压跟随的特性，无需增加复杂的电平判断电路即可实现高压和低压电源无法同步上电过程中产生的逻辑电平不定态的现象。本发明适用于雷达发射机和汽车电机驱动等应用中。
-
Patent Agency Ranking
公开(公告)号：CN111310241B
公开(公告)日：2022-03-25
申请号：CN202010056763.3
申请日：2020-01-19
Applicant: 温州大学瓯江学院
IPC: G06F21/73
Abstract: 本发明公开了一种防御侵入式攻击的芯片指纹提取电路，包括译码器、可配置时序控制器、n个锁存器和由m×n个PUF单元按照m行n列排布形成的PUF单元阵列，每个PUF单元分别包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管；优点是工艺简单，工艺迁移性优异，在不同工艺下性能变化较小，可靠性较高，且面积开销和直流功耗均较小。
-
公开(公告)号：CN108832922B
公开(公告)日：2022-03-22
申请号：CN201810663539.3
申请日：2018-06-25
Applicant: 温州大学
IPC: H03K19/003
Abstract: 本发明提供一种基于虚拟孔的多米诺混淆电路，输出级主要包括缓冲器和输出动态点ZN，输出动态点ZN由缓冲器驱动，来实现反相逻辑；该电路由预充电管P1、下拉网络、求值管N1、缓冲器经电路连接组成；其中，预充电管P1和求值管N1均由时钟信号控制；下拉网络由P×Q个阵列排布的MOS管组成，P×Q个阵列排布的MOS管之间按照列向串联、行向并联的方式连接，下拉网络通过配置MOS管接触孔的虚实性来实现所需的逻辑功能，下拉网络有N个输入信号，其中N＝P×Q、P≥2、Q≥2；缓冲器驱动输出动态点ZN。实验结果表明该设计具有正确的逻辑功能，与已有的混淆电路设计进行比较，相关开销均有所降低，可应用于硬件知识产权保护等信息安全领域。
-
公开(公告)号：CN112017721B
公开(公告)日：2022-03-18
申请号：CN202010645114.7
申请日：2020-07-07
Applicant: 温州大学
IPC: G11C16/24 , H03K19/0185
Abstract: 本发明公开了一种基于漏电流的弱物理不可克隆函数电路，包括译码器、m个电平转换器和PUF核心电路，PUF核心电路包括z个预充电灵敏放大器、z个锁存器和z个PUF单元列电路，每个预充电灵敏放大器分别包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管和第二NMOS管，每个PUF单元列电路分别包括m个PUF单元，每个PUF单元仅由2个最小尺寸NMOS管构成，而且PUF单元被亚阈值偏置电压VBB偏置在亚阈值区，受亚阈值偏置电压VBB控制的PUF单元的漏电流存在较大偏差，该漏电流经与该PUF单元连接的预充电灵敏放大器可获得高稳定性输出的密钥；优点是面积较小，输出稳定性较高。
-
公开(公告)号：CN113922990A
公开(公告)日：2022-01-11
申请号：CN202111091734.1
申请日：2021-09-17
Applicant: 温州大学
Abstract: 本发明公开了一种基于矩阵加密的强PUF抗机器学习攻击方法，将多组不同激励信号作用于强PUF产生的响应信号作为待加密信息，并排列形成为明文矩阵，然后进行加密运算，采用两个明文矩阵经矩阵乘法运算生成密文矩阵，接着对密文矩阵进行二进制转换后得到的转换矩阵中的的元素作为最终响应，与原激励信号一一对应，作为矩阵加密强PUF的最终CRP；优点是能够大幅度提高强PUF抗机器学习攻击能力，机器学习攻击预测率可降低至50％左右，接近随机猜想，强PUF受到机器学习攻击的风险较小。
-
公开(公告)号：CN113610767A
公开(公告)日：2021-11-05
申请号：CN202110794722.9
申请日：2021-07-14
Applicant: 温州大学
Abstract: 本发明公开了一种基于改进樽海鞘群算法的医学图像多阈值分割方法，通过采用医学图像的灰度图像和非局部均值图像构建2维直方图，使用樽海鞘群算法来确定Kapur熵阈值法的阈值选择，在阈值选择过程中，使用个体联动突变策略对樽海鞘群算法进行改进和变异，以此来避免陷入局部最优，使医学图像的分割效果到达最佳；优点是具有较好的鲁棒性和较高准确度。
-
-
-
-
-
-
-
-
-
Search Results
76
records
(took 0.027 seconds)
